计算机组成课后习题答案PPT课件

.,1,3.8设十进制数X=(+128.75)2-10（1）若(Y)2=(X)10，用定点数表示Y值。（2）设用21个二进制位表示浮点数，阶码5位，其中阶符用1位；尾数用16位，其中符号用1位。阶码底为2。写出阶码和尾数均用原码表示的Y的机器数。（3）写出阶码和尾数均用反码表示的Y的机器数。（4）写出阶码和尾数均用补码表示的Y的机器数。,解：（1）X=(10000000.11)22-10=(0.001000000011)2=(0.1000000011)22-2,.,2,(2)(3)(4),.,3,3.9设机器字长16位。定点表示时，数值15位，符号位1位；浮点表示时，阶码6位，其中阶符1位；尾数10位，其中，数符1位；阶码底为2。试求：（1）定点原码整数表示时，最大正数，最小负数各是多少？（2）定点原码小数表示时，最大正数，最小负数各是多少？（3）浮点原码表示时，最大浮点数和最小浮点数各是多少？绝对值最小的呢（非0）？估算表示的十进制值的有效数字位数,能够区分的绝对值最小的数值，也称为分辨率，体现数值精度,.,4,解：（1）定点原码整数最大正数0111(215-1)1015最小负数1111-(215-1)1015（2）定点原码小数最大正数0.111(1-2-15)1015最小负数1.111-(1-2-15)1015,（3）原码浮点数,.,5,最大浮点数0011111111111111231(1-2-9)最小浮点数1011111111111111（绝对值最大的负数）-231(1-2-9)绝对值最小浮点数不规格化0111111000000001（正数为例）2-312-9=2-40规格化01111111000000002-312-1=2-32,有效数字：9位2进制数,3位8进制数,2-1010-3,(0.001)10(0.0000000001)2,即有效数字位数小于3,.,6,3.18用原码一位乘计算X=0.1101，Y=-0.1011的积XY,解：部分积（乘积高位）寄存器：A=00.0000被乘数寄存器B=|X|=0.1101乘数(乘积低位)寄存器C=|Y|=.1011,.,7,步数条件操作ACCn00.0000.10111Cn=1+|X|+00.110100.110100.01101.1012Cn=1+|X|+00.110101.001100.100111.103Cn=0+0+00.000000.100100.0100111.14Cn=1+|X|+00.110101.000100.10001111.,加符号位:X0Y0=01=1结果：X原=1.10001111X=-0.10001111,.,8,3.19用补码一位乘计算X=0.1010，Y=-0.0110的积XY,部分积（乘积高位）寄存器：A=00.0000被乘数寄存器B=X补=00.1010-B=-X补=-X补=11.0110(补码意义上的相反数)乘数(乘积低位)寄存器C=Y补=1.1010,.,9,步数条件操作ACCnCn+100.00001.101001CnCn+1=00+0+00.000000.000000.000001.10102CnCn+1=10-X补+11.011011.011011.1011001.1013CnCn+1=01+X补+00.101000.010100.00101001.104CnCn+1=10-X补+11.011011.100011.110001001.15CnCn+1=11+0+00.000011.11000100,XY补=1.11000100XY=-0.00111100,.,10,3.20X=-0.10110，Y=0.11111用加减交替法原码一位除计算X/Y的商及余数,被除数（余数）寄存器：A=|X|=00.10110除数寄存器B=|Y|=00.11111-B=11.00001商寄存器C=000000,.,11,步数条件操作AC00.101100000001(判溢出)-|Y|+11.00001SA=111.10111000000.11.0111000000.02+|Y|+00.11111SA=000.0110100000.100.110100000.103-|Y|+11.00001SA=111.110110000.1011.10110000.1004+|Y|+00.11111SA=000.10101000.10101.0101000.10105-|Y|+11.00001SA=000.0101100.101100.101100.10110,.,12,步数条件操作AC00.101100.101106-|Y|+11.00001SA=111.101110.10110恢复余数+|Y|+00.1111100.10110,加符号位:X0Y0=10=0结果：X/Y原=1.10110,.,13,3.21X=0.10110，Y=0.11111用加减交替法补码一位除计算X/Y的商及余数,被除数（余数）寄存器：A=X补=00.10110除数寄存器B=Y补=00.11111-B=-Y补=-Y补=11.00001商寄存器C=00000,.,14,步数条件操作AC(初始处理)同号00.101100000001-Y补+11.00001异号11.10111000000.11.0111000000.02+Y补+00.11111同号00.0110100000.100.110100000.103-Y补+11.00001异号11.110110000.1011.10110000.1004+Y补+00.11111同号00.10101000.10101.0101000.10105-Y补+11.00001同号00.0101100.101100.101100.10110,.,15,步数条件操作AC00.10110(末位恒置1)-Y补+11.000010.1011111.10111恢复余数+Y补+00.111110.1011100.10110,补码商：0.10111补码余数：0.1011010-5,真值：,.,16,3.25设浮点数X，Y，阶码（补码形式）和尾数（原码）形式如下：X：阶码0001，尾数0.1010;Y:阶码1111，尾数0.1001。设基数为2（1）求X+Y（阶码运算用补码，尾数运算用补码）（2）求X*Y（阶码运算用移码，尾数运算用原码）（3）求X/Y（阶码运算用移码，尾数运算用原码加减交替法）,.,17,（1）求X+Y（阶码运算用补码，尾数运算用补码）(a)对阶阶差E=EX补+-EY补=00001+00001=00010（2）X阶码大，MY右移2位，保留阶码E=00001MY补=00001001(b)尾数相加MX补+MY补=001010+00001001=00110001(c)规格化操作不变(d)舍入（0舍1入）MX补=001100，M=0.1100(e)判溢出不溢出，得最终结果X+Y=2001(0.1100),.,18,（2）求X*Y（阶码运算用移码，尾数运算用原码）(a)阶码运算EX+EY移=EX移+EY补=01001+11111=01000即EX+EY=0(b)即MX=0.1010MY=0.1001求MXMY=?A=00.0000B=|MX|=00.1010C=|MY|=.1001,.,19,步数条件操作ACCn00.0000.10011Cn=1+|X|+00.101000.101000.01010.1002Cn=0+0+00.000000.010100.001010.103Cn=0+0+00.000000.001000.0010010.14Cn=1+|X|+00.101000.101100.01011010.,加符号位:MX0MY0=00=0结果：MXMY=0.01011010,.,20,(c)规格化处理左规，移1位，结果=0.1011010;阶码-1，E=-1(d)舍入处理得结果：XY=2-1(0.1011),（3）求X/Y（阶码运算用移码，尾数运算用原码加减交替法）(a)阶码运算EX-EY移=EX移+-EY补=01001+00001=01010即EX-EY=2(b)即MX=0.1010MY=0.1001求MX/MY=?A=|MX|=00.1010C=00000B=|MY|=00.1001-B=11.0111（补码意义上的相反数）,.,21,步数条件操作AC00.1010000001(判溢出)-|Y|+11.0111SA=000.000100001.00.00100001.02-|Y|+11.0111SA=111.10010001.011.0010001.003+|Y|+00.1001SA=111.1011001.0011.011001.0004+|Y|+00.1001SA=111.111101.00011.11101.00005+|Y|+00.1001SA=100.01111.0001,.,22,加符号位:MX0MY0=00=0结果：X/Y=1.0001,(c)规格化处理右规，移1位，结果=0.10001;阶码+1，E=3(d)舍入处理得结果：XY=23(0.1001),.,23,3.31设有8位有效信息，试为之编制海明校验电路。说明编码方法，并分析所选方案具有怎样的检错与纠错能力。若8位信息为01101101，海明码是何值？解：(1)分组（检测并纠正一位错，以偶校验为例）设待编码信息8位D1D2D3D4D5D6D7D88+r2r-1r4取r=4(符合条件的最小值),.,24,(2)编码逻辑式P1=D1D2D4D5D7P2=D1D3D4D6D7P3=D2D3D4D8P4=D5D6D7D8(3)校验逻辑式G1=P1D1D2D4D5D7G2=P2D1D3D4D6D7G3=P3D2D3D4D8G4=P4D5D6D7D8(4)海明编码与校验电路,.,25,D12345678,P1,P1,P2,P2,P3,P3,P4,P4,.,26,（5）编码,第1组,有效信息,第2组,第3组,代码,第4组,.,27,第4章主存储器,4.34.44.54.6,.,28,4.3对于SRAM芯片，如果片选信号始终是有效的。问（1）若读信号有效后，地址仍在变化，或数据线上有其它电路送来的信号，问对读出有什么影响？有什么其它问题？（2）若写信号有效后，地址仍在变化，或写入数据仍不稳定，问对写入有什么影响？有什么其它问题？答：（1）若地址变化，则读出的数据不稳定（可能读的是不是指定单元的内容）；若数据线上还有其它电路送来的信号，则可能发生冲突。（2）若地址变化，则数据可能写入其它单元（可能不是写入指定的单元）；若数据不稳定，则写入目标单元的数据可能并不是我们需要的数据。,.,29,4.4下图是某SRAM的写入时序图，其中R/W是读写命令控制线，当R/W线为低电平时，存储器按给定地址24A8把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。,2159H,24A8H,2151H,地址,数据,R/W,答：R/W命令应往后延，写时地址不允许变化,.,30,4.5有一个512K16的存储器，由64K1的2164RAM芯片构成（芯片内是4个128128结构），问（1）总共需要多少个RAM芯片？（2）采用分散刷新方式，如果刷新间隔不超过2ms，则刷新信号的周期是多少？（3）如果采用集中刷新方式，设读/写周期T=0.1us,存储器刷新一遍最少用多少时间？,答：（1）,（2）2ms/128=15.6us（3）1280.1us=12.8us,.,31,4.6某机器中，已知道有一个地址空间为0000H1FFFH的ROM区域，现在再用RAM芯片（8K4）形成一个16K8的RAM区域，起始地址为2000H，假设RAM芯片有CS和WE信号控制端。CPU地址总线为A15A0，数据总线为D7D0，控制信号为R/W（读/写），MREQ（当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的）。要求画出逻辑图。,.,32,存储空间分配与芯片,地址分配与片选逻辑（A16-A0）,ROM,RAM,.,33,A15A14A13,D7-D0,WECS8K8D7-D0,WECS8K4D7-D4,WECS8K4D3-D0,WECS8K4D7-D4,WECS8K4D3-D0,A12-A0,WE,A9-A0,+,+,+,A15A14A13,A15A14A13,MREQ,.,34,第5章指令系统,5.15.25.35.45.55.9,.,35,5.1某指令系统指令字长16位，每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令有K条，无操作数指令有L条，问单操作数指令最多可能有多少条？,双操作数指令K条,单操作数指令X条,无操作数指令L条,解：(24-K)26-X26=L(24-K)26-X=L/26X=(24-K)26-L/26,.,36,5.2基址寄存器的内容为2000H（H表示十六进制），变址寄存器内容为03A0H，指令的地址码部分是3FH，当前正在执行的指令所在地址为2B00H，请求出变址编址（考虑基址）和相对编址两中情况的访存有效地址（即实际地址）。,解：变址（考虑基址）：有效地址=(RB)+(RX)+D2000H+03A0H+3F=23DFH相对编址：有效地址=(PC)+D2B00H+3FH=2B3FH,.,37,5.3接上题（1）设变址编址用于取数指令，相对编址用于转移指令，存储器内存放的内容如下：,请写出从存储器中所取的数据以及转移地址。（2）若采取直接编址，请写出从存储器取出的数据,解：（1）数据2800H转移地址2B3FH(该单元存放下一条要执行的指令)（2）若无基址寄存器：地址=D即为003FH数据：2300H若有基址寄存器：地址=(RB)+D即为2000H+003FH=203FH数据：2500H,.,38,5.4加法指令与逻辑加指令的区别何在解：加法指令要考虑低位和高位之间的进位；逻辑加指令不考虑低位和高位之间的进位（按位加）,5.5在下列有关计算机指令系统的描述中，选择出正确的答案。（1）浮点运算指令对于科学计算的计算机是很有必要的，可以提高机器的运算速度。（2）不设浮点运算指令的计算机就不能用于科学计算。（3）处理大量输入输出数据的计算机，一定要设置十进制运算指令。（4）兼容机之间指令系统是相同的，但硬件的实现方法可以不同。（5）同一系列中的不同型号计算机，保持软件向上兼容的特点。,.,39,（6）在计算机的指令系统中，真正必须的指令数是不多的，其余的指令都是为了提高机器速度和便于编程而引入的。解：正确的是：（1）、（4）、（5）、（6）5.9在下面有关寻址方式的叙述中，选择正确答案填入内根据操作数所在位置，指出其寻址方式：操作数在寄存器中，为寻址方式；操作数地址在寄存器中，为寻址方式；操作数在指令中，为寻址方式；操作数地址（主存）在指令中，为寻址方式；操作数的地址，为某一寄存器中的内容与位移量之和则可以是寻址方式直接寄存器寄存器间址基址变址相对堆栈立即数,.,40,第6章中央处理器（CPU）,6.16.26.36.46.56.66.76.86.96.106.156.166.176.18,.,41,6.1CPU结构如图所示，其中有一个累加寄存器AC，一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向，要求：（1）标明图中a，b，c，d四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存/取访问的数据通路。,主存储器M,a,c,b,AC,d,ALU,状态寄存器,微操作信号发生器,+1,.,42,解：（1）a：数据缓冲器DRb：指令寄存器IRc：主存地址寄存器ARd：程序计数器PC（2）MIR（b）控制器（3）读：MDRALUAC写：ACDRM6.2设某计算机运算控制器逻辑图如图6.8（P175），控制信号意义见表6.1（P174），指令格式和微指令格式如下：,指令格式,微指令格式,控制字段,下址字段,其中1-23位代表的控制信号见表6.1（P174）,.,43,（1）JMP（无条件转移（rs1）+disp）（2）Load（从（rs1）+disp指示的内存单元取数，送rs保存）（3）Store（把rs内容送到（rs1）+disp指示的内存单元）提示：先列出各指令执行步骤和所需控制信号，最后再写出编码解：（1）JMP（无条件转移（rs1）+disp）,1取机器指令的微指令指令地址送地址总线：PCAB(1)发访存控制命令：ADS(21),M/IO#=1(22),W/R#=0(23)从存储器取指令送数据总线DB指令送指令寄存器：DBIR(5)程序计数器+1：PC+1(3),(rs1)+dispPC,.,44,2形成转移地址取两个源操作数（计算地址）：rs1GR(8),(rs1)ALU(10)dispALU(4)加法运算：“+”(13)有效地址送程序计数器：ALUPC(2),(2),(rs1)+disp)rs,.,45,1取机器指令的微指令（略）2计算地址微指令取两个源操作数（计算地址）：rs1GR(8),(rs1)ALU(10)dispALU(4)加法运算：“+”(13)有效地址送地址寄存器：ALUAR(19)3取数微指令数据地址送地址总线：ARAB(20)发访存控制命令：ADS(21),M/IO#=1(22),W/R#=0(23)从存储器取数据送数据总线DB数据送数据总线：DBDR(6)4加法运算和送结果微指令源操作数送ALU：DRALU(12)另一操作数为0加法运算：”+”(13)送结果：rsGR(9),ALUGR(17),.,46,（3）,(rs)(rs1)+disp,1取机器指令的微指令（略）2计算地址微指令取两个源操作数（计算地址）：rs1GR(8),(rs1)ALU(10)dispALU(4)加法运算：“+”(13)有效地址送地址寄存器：ALUAR(19),.,47,3取数微指令取数：rsGR(9),(rs)ALU(11)另一操作数为0加法运算：”+”(13)送结果：ALUDR(18)4存放数据微指令：数据地址送地址总线：ARAB(20)发访存控制命令：ADS(21),M/IO#=1(22),W/R#=1(23)从存储器取数据送数据总线DB数据送数据总线：DRDB(7),.,48,注：表示可为任意值，当ADS=0时，微指令最后两位不起作用,6.3按图6.12(P178)给出的电路，设CP=T2CLKCLK2#，一级门的延迟a略少于触发器的翻转时间b,画出CLK2，CLK2#，CLK，CP-T1，T1，CP的时间关系图。如果用一级与门实现CP=T2CLKCLK2，是否能产生导前于CP的工作脉冲。解：,.,49,01DC,01DC,T2T1,CLK,CLK2,CLK2,CP-T1,CP=T2CLKCLK2CP=T2CLKCLK2,CLK2,CLK2,CLK,CP-T1,T1,CP,CP,答：CP的波形如上，宽度变窄，且有毛刺，不能用作工作脉冲,.,50,6.4分析图6.16（P180）中对ready#信号有何要求，说明原因。如果不能满足要求，则电路如何修改。,01DC,01DC,T2T1,CLK,CLK2,+,ready,T1,答：ready必须能包住CLK2#，即当CLK2#为正脉冲时，应保证Ready不发生变化，这样才能保证CP-T信号的完整性，不产生尖峰，使T能可靠工作。若ready不能满足这一要求，可修改图，使Ready控制T的D端。,.,51,01DC,01DC,T2T1,CLK,CLK2,ready,.,52,6.5从供选择的答案中，选出正确答案填入中微指令分成水平型微指令和微指令两类，可同时执行若干个微操作，所以执行指令的速度比快。在实现微程序时，取下一条微指令和执行本条微指令一般是进行的，而微指令之间是的。实现机器指令的微程序一般是存放在中的，而用户可写的控制存储器则由组成。供选择的答案：AC：微指令；微操作；水平型微指令垂直型微指令D，E：顺序；重叠F，G：随机存储器（RAM）；只读存储器（ROM）6.6某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如表所示。,.,53,a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。,.,54,解：可能的组合bfijcfjdijefhfhi,直接控制,直接编译,01-e10-f11-h,O1-b10-i11-j,.,55,6.7已知某机采用微程序控制方式，其控制存储器容量为51248位，微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个（直接控制），微指令采用水平型格式，如图所示：,微指令字段,判别测试字段,下地址字段,操作控制,顺序控制,（1）微指令中的三个字段分别应为多少位？（2）画出围绕这种微指令格式的微程序控制器逻辑框图解：（1）下址字段：512=29，即为9位判别测试字段：4位（4个条件，直接控制法）下地址字段：48-9-4=35位（2）参见P187图6.24（BCF为4，BAF为9位）,.,56,6.8在微程序控制计算机中，下一条要执行的微指令地址都有那些可能的来源？各发生在什么场合？答：（1）启动，由硬件实现取机器指令的微指令（2）指令操作码产生后继微地址（3）顺序执行（PC）+1PC（4）微程序转移（转移地址）（PC）+PC6.9参照图6.8（P175），6.10（P177），表6.1（P174）画出下述3条指令的微程序流程图：（1）JMPDisp（相对寻址）（2）Loadrsrs1（间接寻址）（3）ADDrsrs1（寄存器寻址）,解：（1）功能（PC）+dispPC（2）功能(（rs1）)rs（3）功能（rs）+（rs1）rs,.,57,取机器指令,计算转移地址,计算地址,加法计算,取数,加法计算送结果,JMPDisp,Loadrsrs1,ADDrsrs1,.,58,6.10假设某计算机采用四级流水线（取指、译码、执行、送结果），其中译码可同时完成从寄存器取数的操作，并假设存储器的读/写操作（允许同时取指和取数）可在一个机器周期内完成，问顺序执行上题的3条指令，总共需要多少周期？解：,(PC)+disp,.,59,6.15设有主频为16MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：（1）存储器为“0等待”，求出机器速度。（2）假如每两个机器周期中有一个是访存周期，需插入1个时钟周期的等待时间，求机器速度。（“0等待”表示存储器可在一个机器周期完成读/写操作，因此不需要插入等待时间）解：（1）164=4MIPS（InstructionPerSecond）（2）16（22+2）=2.67MIPS6.16从供选择的答案，选出正确的答案，填入中微机A和B是采用不同主频的CPU芯片，片内逻辑电路完全相同。若A机的CPU主频为8MHz，B机为12MHz。则A机的CPU主振周期为s。如A机的平均指令执行速度为0.4MIPS，那么A机的平均指令周期为s，B机的平均指令执行为MIPS。供选择的答案AC：0.125;0.25;0.5;0.6;1.25;1.6;2.5。,.,60,6.17从供选择的答案，选出正确的答案，填入中某机采用两级流水线组织，第一级为取指、译码、需要200ns完成操作；第二级为执行周期，大部分指令能在180ns内完成，但有两条指令要360ns才能完成，在程序运行时，这类指令所占比例为510%。根据上述情况，机器周期（即一级流水线时间）应选为。两条执行周期长的指令采用的方法解决。A：180ns；190ns；200ns；360nsB：机器周期选为360ns；用两个机器周期完成6.18造成流水线阻塞的因素有多个。试列举三个造成流水线阻塞的因素，并给出其中两个的化简措施。解：略，请见P210-214,.,61,第7章存储系统,7.57.67.77.87.97.107.13,.,62,7.5设某计算机的cache采用4路组相联映像,已知cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答：（1）主存地址多少位（按字节编址），各字段如何划分（各需要多少位）？（2）设cache起始为空，CPU从主存单元0，1，100。依次读出101个字（主存一次读出一个字），并重复按此次序数读11次，问命中率为多少？若cache速度是主存的5倍，问采用Cache与无cache比较速度提高多少倍？解：（1）214/（232222）=272220/（2322）=216,主存组号（cache标记）,主存组内页号（cache组号）,块内地址,字节编号,.,63,（2）命中率10/11=91%速度比115/（101+15）=55/15=3.677.6设某计算机采用直接映像cache，已知容量为本4096B。（1）若CPU依次从主存单元0，1，99和4096，4097，4195交替取指令，循环执行10次，问命中率为多少？（2）如cache存取时间为10ns，主存存取时间为100ns，cache命中率为95%，求平均存取时间。解：（1）命中率为0,099,4095,099,409540964195,（2）0.9510+(1-0.95)(100+10)=9.5+5.5=15(ns),.,64,7.7设可供用户使用的主存容量为100KB，而某用户的程序和数据所占的主存容量超过100KB，但小于逻辑地址所表示的范围。问具有虚存与不具有虚存对用户有何影响？答：由于用户的程序和数据超过了实际主存的容量，因此每次只能将一部分程序和数据从辅存调入主存。若不具有虚存，则调入调出的工作必须由用户（程序）来完成；若具有虚存，则调入调出的工作由MMU和操作系统完成，整个过程对用户来说是透明的。7.8主存储器容量为4MB，虚存容量为1GB（1109B），虚拟地址和物理地址各为多少位？根据寻址方式计算出来的有效地址是虚拟地址还是物理地址？如果页面大小为4KB，页表长度是多少？答：虚拟地址1GB=230B即为30位物理地址4MB=222B即为22位1GB/4KB=230B/212B=218,.,65,7.9设某虚存有如下快表放在相联存储器中，其容量为8个存储单元。问：按如下三个虚拟地址访问主存、主存的实际地址码各是多少？（设地址均为16进制）,答：（1）0324+80000=80324（2）0128+96000=96128（3）去主存查找（慢表），有可能需要重新分配,.,66,7.10某程序对页面要求的序列为P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。（1）设主存容量为3个页面，求FIFO和LRU替换算法时各自的命中率（假设开始时主存为空）。（2）当主存容量增加到4个页面时，两替换算法各自的命中率又是多少？（1）LRU,6/15=40%,.,67,3/15=20%,FIFO,.,68,9/15=60%,（2）LRU,.,69,6/15=40%,FIFO,.,70,7.13下面是有关存储保护的描述，请从本题最后列出的供选择答案中选择应填入处的正确答案：为了保护系统软件不被破坏以及在多道程序环境下，防止一个用户破坏另一个用户的程序而采取下列措施：（1）不准在用户程序中使用“设置系统状态”等指令。此类指令是指令。（2）在段式管理存储器中设置寄存器，防止用户访问不是分配给这个用户的存储区域。（3）在环保护的主存中，把系