IC-集成电路电子元器件的选型规律

IC 集成电路电子元器件的选型规律说到元器件选型，大家头脑中是不是蹦出一大堆“？”如果是，你就out啦！在这个人人都可以成为创客的时代，各种元器件早已进入我们的生活，甚至进入幼儿园了呢！还不懂元器件的小白，Mark下来好好学习下面的内容！元器件选型原则普遍性原则：所选的元器件要是被广泛使用验证过的，尽量少使用冷门、偏门芯片，减少开发风险。高性价比原则：在功能、性能、使用率都相近的情况下，尽量选择价格比较好的元器件，降低成本。采购方便原则：尽量选择容易买到、供货周期短的元器件。持续发展原则：尽量选择在可预见的时间内不会停产的元器件。可替代原则：尽量选择pin to pin兼容芯片品牌比较多的元器件。向上兼容原则：尽量选择以前老产品用过的元器件。资源节约原则：尽量用上元器件的全部功能和管脚。处理器选型要求要选好一款处理器，要考虑的因素很多，不单单是纯粹的硬件接口，还需要考虑相关的操作系统、配套的开发工具、仿真器，以及工程师微处理器的经验和软件支持情况等。1、应用领域一个产品的功能、性能一旦定制下来，其所在的应用领域也随之确定。目前，比较常见的应用领域分类有航天航空、通信、计算机、工业控制、医疗系统、消费电子、汽车电子等。2、自带资源经常会看到或听到这样的问题：主频是多少?有无内置的以太网MAC?有多少个IO口?自带哪些接口?支持在线仿真吗?是否支持OS，能支持哪些OS?是否有外部存储接口? 以上都涉及芯片资源的问题，微处理器自带什么样的资源是选型的一个重要考虑因素。芯片自带资源越接近产品的需求，产品开发相对就越简单。3、可扩展资源硬件平台要支持OS、RAM和ROM，对资源的要求就比较高。4、功耗单看“功耗”是一个较为抽象的名词。低功耗的产品既节能又节财，甚至可以减少环境污染，还能增加可靠性，它有如此多的优点，因此低功耗也成了芯片选型时的一个重要指标。5、封装常见的微处理器芯片封装主要有QFP、BGA两大类型。BGA类型的封装焊接比较麻烦，一般的小公司都不会焊，但BGA封装的芯片体积会小很多。如果产品对芯片体积要求不严格，选型时最好选择QFP封装。6、芯片的可延续性及技术的可继承性目前，产品更新换代的速度很快，所以在选型时要考虑芯片的可升级性。如果是同一厂家同一内核系列的芯片，其技术可继承性就较好。那我们应该考虑知名半导体公司，然后查询其相关产品，再作出判断。7、价格及供货保证芯片的价格和供货也是必须考虑的因素。许多芯片目前处于试用阶段，其价格和供货就会处于不稳定状态，所以选型时尽量选择有量产的芯片。8、仿真器仿真器是硬件和底层软件调试时要用到的工具，开发初期如果没有它基本上会寸步难行。选择配套适合的仿真器，将会给开发带来许多便利。9、OS及开发工具作为产品开发，在选型芯片时必须考虑其对软件的支持情况，如支持什么样的OS等。对于已有OS的人们，就要考虑芯片是否支持该OS，也可以反过来说，即这种OS是否支持该芯片。10、技术支持现在的趋势是买服务，也就是买技术支持。一个好的公司的技术支持能力相对比较有保证，所以选芯片时最好选择知名的半导体公司。常用存储器件选型SRAM和 DRAMSRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。动态RAM（Dynamic RAM/DRAM）保留数据的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。而DRAM里面是选DDR2还是DDR3要看具体的要求和处理器的能力了。FLASHFlash的分类列举如下，分三类：并行，串行，不可擦除。1、并行Parallel flashNOR Flash，Intel于1988年发明，随机读取的速度比较快，随机按字节写，每次可以传输8Bit。一般适合应用于数据/程序的存贮应用中NOR还可以片内执行XIP，写入和擦除速度很低。2、串行Serial Flash 是以字节进行传输的，每次可以传输1-2Bit.如：MMC,SD,MS卡串行闪存器件体积小，引脚也少，成本相对也更低廉。3、不可擦除Mask Rom Flash的特点是一次性录入数据，具有不可更改性，经常运用于游戏和需版权保护文件等的录入。其显著特点是成本低。EEPROM存储器技术的成熟使得RAM和ROM之间的界限变得很模糊，如今有一些类型的存储器(如EEPROM和闪存)组合了两者的特性。从软件角度看，独立的EEPROM和闪存器件是类似的，两者主要差别是EEPROM器件可以逐字节地修改，而闪存器件只支持扇区擦除以及对被擦除单元的字、页或扇区进行编程。可编程器件选型CPLD与FPGA尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:1、CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。2、CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。3、在编程上FPGA比CPLD具有更大的灵活性。4、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。5、CPLD比FPGA使用起来更方便。6、CPLD的速度比FPGA快,并且具有较大的时间可预测性。7、在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。8、CPLD保密性好,FPGA保密性差。9、一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。DCDC与LDODCDC的意思是直流变（到）直流（不同直流电源值的转换），只要符合这个定义都可以叫DCDC转换器，包括LDO。但是一般的说法是把直流变（到）直流由开关方式实现的器件叫DCDC。LDO是低压降的意思，这有一段说明：低压降（LDO）线性稳压器的成本低，噪音低，静态电流小，这些是它的突出优点。A/D转换器选型AD的选择，首先看精度和速度，然后看是几路的，什么输出的比如SPI或者并行的，差分还是单端输入的，输入范围是多少，这些都是选AD需要考虑的。DA的选择，主要是精度和输出，比如是电压输出还是电流输出等等。在进行电路设计时，面对种类繁多的A/D、D/A芯片，如何选择你所需要的器件呢？这要综合设计的诸项因素，系统技术指标、成本、功耗、安装等，最重要的依据还是速度和精度。精度：与系统中所测量控制的信号范围有关，但估算时要考虑到其他因素，转换器位数应该比总精度要求的最低分辨率高一位。常见的A/D、D/A器件有8位，10位，12位，14位，16位等。速度：应根据输入信号的最高频率来确定，保证转换器的转换速率要高于系统要求的采样频率。通道：有的单芯片内部含有多个A/D、D/A模块，可同时实现多路信号的转换；常见的多路A/D器件只有一个公共的A/D模块，由一个多路转换开关实现分时转换。数字接口方式：接口有并行/串行之分，串行又有SPI、I2C、SM等多种不同标准。数值编码通常是二进制，也有BCD（二十进制）、双极性的补码、偏移码等。模拟信号类型：通常AD器件的模拟输入信号都是电压信号，而D/A器件输出的模拟信号有电压和电流两种。根据信号是否过零，还分成单极性（Unipolar）和双极性（Bipolar）。电源电压：有单电源，双电源和不同电压范围之分，早期的A/D、D/A器件要有+15V/-15V，如果选用单+5V电源的芯片则可以使用单片机系统电源。基准电压：有内、外基准和单、双基准之分。功耗 ：一般CMOS工艺的芯片功耗较低，对于电池供电的手持系统对功耗要求比较高的场合一定要注意功耗指标。封装：常见的封装是DIP，现在表面安装工艺的发展使得表贴型封装的应用越来越多。跟踪/保持（T/H）： 原则上直流和变化非常缓慢的信号可不用采样保持，其他情况都应加采样保持。A/D转换器件选型指南A/D转换器的品种繁多，性能各异，A/D转换器的选择直接影响系统的性能。在确定设计方案后，首先需要明确A/D转换的需要的指标要求，包括数据精度、采样速率、信号范围等等。1、确定A/D转换器的位数在选择A/D器件之前，需要明确设计所要达到的精度。精度是反映转换器的实际输出接近理想输出的精确程度的物理量。在转化过程中，由于存在量化误差和系统误差，精度会有所损失。2选择A/D转换器的转换速率在不同的应用场合，对转换速率的要求是不同的，在相同的场合，精度要求不同，采样速率也会不同。3判断是否需要采样/保持器采样/保持器主要用于稳定信号量，实现平顶抽样。对于高频信号的采集，采样/保持器是非常必要的。如果采集直流或者低频信号，可以不需要采样保持器。4选择合适的量程模拟信号的动态范围较大，有时还有可能出现负电压。在选择时，待测信号的动态范围最好在A/D器件的量程范围内，以减少额外的硬件付出。5选择合适的线形度在A/D采集过程中，线形度越高越好。但是线形度越高，器件的价格也越高，当然，也可以通过软件补偿来减少非线性的影响。所以在设计时要综合考虑精度、价格、软件实现难度等因素。6选择A/D器件的输出接口A/D器件接口的种类很多，有并行总线接口的，有SPI、I2C、1-Wire等串行总线接口的。运算放大器选型指南选择运放，在选择便宜又方便买到的基础上，还需要具体需要关注以下几个参数：1、电源电压范围（VCC）首先，确认运放的电源电压范围，以及是单电源供电，还是双电源供电。比如，LM358既可以双电源供电，也支持单电源供电。2、共模输入信号范围（Vicm）所有运放对输入信号的电压都有一个承受范围。共模输入信号范围指的是输入运放反相输入端或者同相输入端信号的电压限制，若输入信号超过这个范围，运放的输出将产生截止或者其他失真。比如，当LM358供电+V=30V时，输入到任何一个输入端的信号幅度不能超过30V-1.5V=28.5V。3、开环增益（Aol） 开环增益是指运放的内部电压增益，等于输出电压与输入电压的比值。开环增益在运放设计时就已经确定的，一般都可达106（120dB）。在运放的技术手册中通常以大信号电压增益（Av