实验六 加法器的设计与仿真.doc_第1页
实验六 加法器的设计与仿真.doc_第2页
实验六 加法器的设计与仿真.doc_第3页
实验六 加法器的设计与仿真.doc_第4页
实验六 加法器的设计与仿真.doc_第5页
已阅读5页,还剩3页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验六 触发器的仿真一、实验目的1通过实验再次学习VHDL这一有用的语言。2. 运用VHDL语言来设计和仿真,更好的了解器件7474(边沿D触发器)和D锁存器的逻辑功能。3. 运用VHDL语言来设计和仿真,更好的了解器件7476(边沿JK触发器)的逻辑功能。二、实验内容1用逻辑图和VHDL语言设计D锁存器,并进行仿真与分析;2参看Maxplus中器件7474(边沿D触发器)的逻辑功能,用VHDL语言设计边沿触发式D触发器,并进行仿真与分析。3参看Maxplus中器件7476(边沿JK触发器)的逻辑功能,用VHDL语言设计边沿触发式JK触发器,并进行仿真与分析。三、实验方法1、1D锁存器(D Latch) 逻辑图如下:2边沿式D触发器(Positive-Edge-Triggered D Flip-Flops with Preset , Clear and Complementary Outputs) 逻辑框图如下:3边沿式JK触发器 逻辑框图如下:四实验过程一仔细预习实验,认真完成实验报告,以便充分利用课堂时间,在最短的时间内达到最好的效果。 二通过VHDL数据流描述,得到波形图。三对得到的波形图进行分析,研究。四用FPGA验证结果的正确性。具体如下一VHDL程序1启动Maxplus II3编译。点击filesave as,保存文件,扩展名为vhd,保存并编译,出现0 error,0 warnings则编译通过。分别输入下面三个VHDL程序1D锁存器(D Latch)2边沿式D触发器3边沿式JK触发器4仿真波形。点Max+plus IIWaveform editor,出现波形图的设置界面,然后点NodeEnter Nodes from SNFlist,将输入输出端添加到界面,并设置其周期和输入波形,保存后,点Max+plus IISimulator,即可仿真出输出的波形。5编译。点击filesave as,保存文件,选择芯片类型为EPF10K20TI144-4,保存并编译,出现0 error,0 warnings则编译通过。6设计芯片。点Max+plus IIFloorplan editor,将 Unassigned Nodes & 栏中,电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上(a:88,b:89,c:12),点Max+plus IIprogrammerconfiguer,然后就可以操作试验箱,观察的工作情况。分配引脚如下:1 D锁存器(D Latch)2.边沿式D触发器3边沿式JK触发器二逻辑图步骤1、启动MAX PLUS II2、建立工程项目:File|Project|Name在Driver 和 Directories 栏目中选择工程存放的路经 在 Project Name 栏目中输入工程名,单击 OK 按键确定。3、新建一个图形设计文件: 选择 File|New,在图中选择 Graphic Editor file进入到 MAX PLUS II 的图形编辑器。4、输入电路元件 在图中的空白处双击(鼠标左键),或者选择 Symbol|Enter Symbol,在图Symbil Name 栏中输入电路元件名。5将电路所需的全部元件摆放到适当的位置(具体逻辑框图见三实验方法)6、连接电路中的连线,将光标移到待连线处,单击鼠标左键后,再移动光标到待连线的另一处,再次单击左键,即可生成一条连线。用以上方法,连接电路中所有要连的连线。 7、选择 File | Save As 项,保存设计的文件8、选择使用的CPLD芯片选择Assign|Device项,故在Device对话框中,选:芯片型号。 9、编译设计文件,选择 Max+Plus II | Complier,打开编译器。 单击 Start 按键后,如果编译通过,会出现“ 0 errors” 和“0 warnings” 字样。选择 Max+Plus II | Floorplan editor,打开底层编辑器,进行引脚分配设计。将 Unassigned Nodes & 栏中,电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上。10、引脚分配后,再编译。 波形图1.D锁存器(D Latch)2.边沿式D触发器3边沿式JK触发器五 实验结论 通过对波形图分析与研究可得到下面的表格1.D锁存器(D Latch)ENDQQN1001110保持Q保持QN2.边沿式D触发器INPUTsOUTPUTsPRCLRCLKDQ QN011 0100 1001(失效) 1(失效)1111 01100 1110保持Q 保持QN3边沿式JK触发器INPUTsOUTPUTsPRCLRCLKJKQ QN011 0100 1001(失效) 1(失效)1100保持Q 保持QN11101 011010 11111Toggle(翻转)111保持Q 保持QN这次试验是第六次实验,也是最后一次实验,更是一次考试,为此我提前好几天就开始准备,先是在网上找到了源代码。紧接着又在自己的电脑上做了一遍,星期二下午又在通一通二的课上用模拟箱又运行了一遍。结果很成功,本以为这次实验考试能

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论