数字电路课程设计报告-智力竞赛电子抢答器.docx

数字电路课程设计设计报告 学院： 计算机与信息学院 姓名： 学号： 班级： 通信工程14-2班 指导老师： 设计题目数字电路课程设计成绩课程设计主要内容（一）设计题目：智力竞赛电子抢答器1、设计任务：本课程设计的任务是设计一个电子抢答控制器决定最先给出控制信号的答题人。2、设计指标及要求：（1）通道数8个，每路设置一个抢答按钮, 供抢答者使用。（2） 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者的组别, 同时扬声器发出“滴嘟”的双音, 音响持续23 s。（3）电路应具备自锁功能, 一旦有人事先抢答, 其他开关不起作用。（二）设计题目：数字电子钟设计 1、设计任务： 本课程设计的任务是设计一个数字电子钟能够准点报时并具有校时功能。2、设计指标及要求：（1）时钟功能: 采用数码管显示累计时间，以24小时为周期。（2）校时功能: 能快速校准“ 时”、“分”、“ 秒”的功能。（3）整时报时功能: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做)（4）计时准确: 每天计时误差不超过10 s。指导教师评语建议：从学生的工作态度、工作量、设计（论文）的创造性、学术性、实用性及书面表达能力等方面给出评价。签名： 2016年 月 日设计题目：智力竞赛电子抢答器1. 设计任务与要求l 设计一个电子抢答控制器决定最先给出控制信号的答题人。l 通道数8个，每路设置一个抢答按钮, 供抢答者使用。l 电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者的组别, 同时扬声器发出“滴嘟”的双音, 音响持续23 s。l 电路应具备自锁功能, 一旦有人事先抢答, 其他开关不起作用。2. 方案设计与论证l 方案一：利用编码器74LS148对电路进行输入判断，获取输入信息；然后送入74LS279进行数据的保存于锁存，最后送入74LS48数码管驱动驱动数码管显示结果。l 方案二：该方案即为最终所采用的方案，它采用了74LS148来实现抢答器的选号，采用了74LS373芯片实现对号码的锁存。输入电路由锁存器74LS373和按键组成。锁存器控制电路由相关的门电路组成。优先编码器74LS148 进行编码, 编成的二进制代码再送到BCD 码七段译码驱动器74LS247 , 最后送到共阳极的七段数码管, 显示相应的数字。l 选择方案：在方案一中，其电路较方案二较为复杂，涉及到连线的改变。它有自身的优点，但其线路过于复杂，所以它不是首选方案。而由于方案二已能满足基本设计和提高设计的要求，而且它的原理更简单易懂，直观明了，元件更少，连线更方便，且比较容易实现，所以最终选用了方案二。在主持人将控制开关打到开始时，抢答开关的信号将进入锁存器，后进入74LS148，信号变为二进制信号，后经过译码器在显示屏上显示。总体框图如下：3.单元电路设计l 输入单元： 输入部分由8个按钮开关，排阻和74LS373锁存器组成，在没人抢答时，74LS373的使能端为为高电平，此时芯片处于工作状态，输入什么数据，就输出什么数据。当有人抢答时，使能端为低电平，电路输入端被锁存，输出端继续输出锁存前的数据，及输出不受影响。（注意：要接上拉电阻，以防电源与地短接）74LS373引脚图当三态允许控制端 OE为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当 OE为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。l 编码单元：由优先编码器74LS148可以完成上述功能。当主持人控制开关处于“清零”位置时，74LS48的BI=0，显示器灭灯；74LS148的选通输入端ST=0，74LS148处于工作状态，当主持人将开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，等待输入端I7、I6、I5、I4、I3、I2、I1、I0输入信号，当有选手将键按下时（如按下S5），经74LS373锁存后，74LS148输出Y2Y1Y0，经74LS48译码后，显示器显示出“5”。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。74LS148编码单元74L148引脚图 74LS148功能表l 显示单元：优先编码器74LS148 进行编码, 编成的二进制代码再送到BCD码七段译码驱动器74LS247 , 最后送到共阳极的七段数码管, 显示相应的数字。 4.具体电路图5. 调试分析及调试中所遇问题及解决方法l 显示电路不稳定问题，在进行调试阶段时发现抢答器数码管显示选手编号不稳定。主要表现在单选手按下抢答键后数码管显示的不是选手当前号码。因此着手对电路进行检查，首先检查电路连接是否有问题，然后又检查电路各个芯片管脚接错均未发现问题，最后发现当触动某按键连线时显示正常由此判断可能是因为出现了接触不稳或者开关不稳的问题。l 我们先按照仿真的电路进行了电路的连接，然后进行了测试，拨动不同开关，显示屏上有不同的数字，当某一选手抢答后，其他选手抢答无效，但是当拨到开关S0时，显示屏上显示的数字却是7，当开关拨到S1时，显示屏上的数字是6，以此类推，得到的显示屏上的数字都是对7取余的数字，后来发现原来是忘了接反向器导致的后来我们为每一个开关都接了一个反向器，最终问题得到解决。 6感想和体会在进行实验设计之前，分析了实验要求的设计指标，并且翻阅了谢自美主编的实验设计书，其中有类似的实验，不过书中的例子更为复杂，结合参考资料和老师所给的PPT,我们确定了实验方案，并且按照设计的电路进行了仿真，实验中遇到了一些问题，显示屏上显示的数字并不是实验要求的数字，在接了反向器后问题得以解决。另外在进行电路的测试时，我们发现测试结果与仿真的结果不一致，即结果不正确，但是我们连线的电路与电路的仿真是一致的，仿真没有问题但是实际的电路却出了问题，原来是仿真中有的引脚的高低点平不需要接，但是在实际的电路中是需要接的，否则结果就会出现问题，由此可见仿真和实际的实验还是有一点差别的，但是电路的仿真也是十分必要的，它能够让我们在不耗费时间连线的情况下，在电脑上就可以提前察知我们设计电路是否符合实验的任务要求，同时也方便修改，并未也不会出现元器件损坏或者接触不良等等的问题。抢答器的实验不但帮助了我们更加深入地去理解运用课本上的知识，同时也提供了发散创新的机会，也锻炼了我们的小组协作能力。课程设计带给我们的收获与书本知识是不一样的，可能这就是所说的“纸上得来终觉浅，绝知此事要躬行”吧，这次实验让我将学过的一些知识串联了起来，一个竞赛抢答器需要锁存器、优先编码器等去共同实现，这能够让我在实践中更好地理解运用书本知识。7. 参考资料 1 谢自美. 电子线路设计.实验.测试 M，武昌：华中理工大学出版社2王毓银.数字电路逻辑设计第二版高等教育出版社 设计题目：数字电子钟设计1. 设计任务与要求l 设计一个数字电子钟能够准点报时并具有校时功能。l 时钟功能: 采用数码管显示累计时间，以24小时为周期。l 校时功能: 能快速校准“ 时”、“分”、“ 秒”的功能。l 整时报时功能: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做)l 计时准确: 每天计时误差不超过10s。2. 方案设计与论证l 方案一： 采用74LS90作为计时器，分和秒用74LS90设计为模60的计数器，时用74LS90设计为模24的计数器。 校时用与非门门构成组合逻辑电路实现其功能。用TTL与非门实现整点报时功能。l 方案二： 采用74LS390作为计时器，分和秒用74LS390设计为模60的计数器，时用74LS390设计为模24的计数器。 校时用与非门门构成组合逻辑电路实现其功能。用TTL与非门实现整点报时功能。l 选择方案：相对于方案一而言，计时器采用74LS90耗费的元器件更多，对于方案二，二十四进制电路和六十进制电路都是用一个74LS390，耗费元器件更少，电路更为简单，因此最终选择方案二。采用74LS390作为计时器，结合校时电路和整点报时电路。电路的整体框图如下： 3.单元电路设计u 时间计数电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。实现这两种模数的计数器采用中规模计数器74LS390，其引脚图和功能表如下图所示：74LS390引脚图 74LS390功能表l 分、秒的计时电路由74LS390 构成的60进制计数器如下图所示：将一片74LS390设置为10进制加法计数器，另一片设置为 6 进制加法计数器。因为6的二进制表示是0110,因此在反馈清零的时候，将十位的QC和QB通过74LS00与非门后接入十位的清零端。两片74L390按照反馈清零法串联。个位的清零信号级联十位的脉冲输入端。秒计数的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲。74LS390十进制计数器的清零功能，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。控制原理：0000000100100011010001010110011110001001，第二片模值为10， 000000010010001101000101第一片模值为6，产生了六个脉冲的时候向下级输出一个时钟脉冲。在实际电路图中分与秒的电路如下：l 时的计时电路时电路的设计如图所示：由分计数器的清零脉冲送入时个位计数器，电路在分的脉冲作用下按二进制自然序依次递增1，当计数到24，这时小时个位计数状态是QDQCQBQA=0100（也就是4）, 小时十位计数器的状态QDQCQBQA=0010（也就是2）时，小时十位计数器只有QB端有输出，小时个位计数器只有QC端有输出，将时十位的QB、时个位的QC端接一个二输入与非门，与非门输出一路送入小时十位计数器的清零端，另一路送入小时个位计数器的清零端。每时的个位10小时向小时十位计数器送CP脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，从而构成24进制计数器。在实际电路中应用如下：l 校时电路校时电路是数字钟不可少的部分，每当数字钟显示与实际时间不相符合的时候，需要根据标准时间进行校时。该电路的针对分计时脉冲和时计时脉冲进行控制，达到校时的目的。为了实现分校正和时校正功能，可以通过控制开关使计数器对1HZ的校时脉冲计数，用S1做校“时”用的控制开关，用S2做校“分”用的控制开关，这里利用轻触开关来实现校时功能，轻触开关的一端接高电平，另一端接时或分的个位，秒的个位的CP，当按下轻触开关时，时或分或秒的个位就会加1，这样就能实现校时功能。实际应用电路如下：l 整点报时电路该部分主要实现的功能是：当59分50秒开始，进行预报时，当秒钟为51、53、57、59秒时蜂鸣器响一声，共5声，通常按照4低音1高音的顺序发出间断声响。这里采用TTL与非门来实现整点报时电路。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q，秒计数器十位的Q和QA 和秒个位相与，从而产生报时控制信号。具体实现电路如下：4.具体电路图整个电路图主要由计时电路、显示部分、校时电路、整点报时电路等部分组成。计时电路进行计时并在显示屏上显示，并且由校时电路控制各计数部分的个位和信号发生器，正点前10秒开始，蜂鸣器1秒响1秒停地响5次，最终实现整个电路的设计。5.调试分析及调试中所遇问题及解决方法l 在设计初期，因为原本每组提供了两个74LS390，我们原本设计使用两个390当做分和秒的计时器，模值设计为60，用两个74LS90当做时的计数器，但是后来来我们从其他组又借到一个74LS390，我们在电脑上修改了电路的仿真，后来按照修改的电路进行了电路的插接。这样元器件更为简洁，布线也较为简单。l 在连接完校时电路进行测试时也出现了问题，进行测试时，时和分都能正常校正时，秒却出现问题，而不校时的时候，秒从0跳到39，然后又跳回0，分和秒之间无进位，电路在时、分、秒进位过程中能正常显示，故可排除芯片和连线的接触不良的问题。首先我们检查了电路连接有没有错误，之后万用表的直流电压档带电检测秒十位的QA、QB、QC和QD脚，发现是由于秒到分的进位未拔掉所至。拔掉进位线后，电路正常工作。l 在进行计时电路的连接时，我们首先连接好了分和秒的计时电路，结果显示可以正常工作，但是在测试时计时电路时却发现了问题，显示器没有显示，检查原因，发现时的74LS390没有接电源和地，接上电源和地后电路正常工作。6.感想和体会第二个实验比起第一个实验的难度要