（电力系统及其自动化专业论文）基于dsp技术的接触网动态图像数据采集系统的研究.pdf

西南交通大学硕士研究生学位论文第l i 页 a b s t r a c t i nr e c e n ty e a r s ，t h ed e v e l o p m e n to fd s pt e c h n o l o g yh a sp u tt h ed s p b a s e d i m a g ep r o c e s s i n gs y s t e m c a i lb e a p p l i c a b l ei m m e n s e l y t h ei m p o r t a n c eo f n o n c o i m e c t e dd e t e c t i o nw a se n h a n c e di n c r e a s i n g l yi nt h ec a t e n a r yd e t e c t i o n a s t u d yo ft h ea p p l i c a t i o no fd s pt e c h n o l o g yt oc a t e n a r yd y n a m i ci m a g ed a t a a c q u i s i t i o ns y s t e mi sm a d ea n da ni m a g ed a t aa c q u i s i t i o ns y s t e mw h i c hk e yi m a g e p r o c e s s o ri st m s 3 2 0 c 6 2 0 5m a n u f a c t u r e db yt e x a ni n s t r u m e n t c o m p a n y i s d e v e l o p e di nt h et h e s i s t h ep r o j e c to fh a r d w a r ed e s i g no ft h es y s t e mi sp r o v i d e dt h r o u g ht h es t u d yo f t h ec h a r a c t e f i s t i c so fd s p sc h i p sa n dt h es o f t w a r ea n d h a r d w a r ed e v e l o p m e n tf l o wo f d s p b a s e ds y s t e m t h ef u n c t i o no fi m a g ed a t at r i g g e r , s a m p l i n g ，r e a l - t i m ep r o c e s s i n g a n dd a t at r a n s m i s s i o na r ei n t e g r a t e di n t os i n g l e p c bi nh a r d w a r eo ft h es y s t e m t h e i m a g ed a t aa c q u i s i t i o na n dd a t ab u f f e ra c t i o na r ei m p l e m e n t e db ys a a 7 1 1 3 h ，f i f o a n dc p l d d s pi su s e dt o d i s p o s ea n da n a l y z ei m a g ed a t aa n dt h er e s u l ti s t r a n s m i t t e dt ou p p e rp ct h r o u g ht h ep c ib u s h i 曲c a p a c i t yf l a s ha n ds d r a m a r eu s e di nh a r d w a r ed e s i g nf o r o p e r a t i n gt h es e c o n d a r yd e v e l o p m e n t t oi m p r o v et h e s y s t e m se x t e n d e df u n c t i o n s t h ec o r r e s p o n d i n gd r i v e rm o d u l ea n db u f f e rm o d u l e a r ea p p e n d e di nt h er o u t eo f d a t af l o wt oa v o l dd a t ac o n f l i c ta n de n s u r ed a t a i n t e g r a l i t y t h es o f t w a r em o d u l e sw h i c hr u ni nd s p sc h i pa c h i e v et h eo p e r a t i o na n d d i s p o s a la b o u ti m a g ed a t aa n dc o n t r o lt h ed a t af l o w t h ec p l di sp r o g r a m m e dt o a c h i e v ep i n g 。p o n gd a mb u f f e ra c t i o ni nt h ew a yo ff i n i t es t a t em a c h i n eb yv e r i l o g h d l t h ed r i v e ro fp c ib u si nw i n d o w si sd e v e l o p e db yv c + + a n ds o m eo t h e rt o o l s i tp r o v i d e si n t e r f a c ew i t ha p p l i c a t i o np r o g r a mi nu p p e r c o m p u t e r a f t e rd c tt h es y s t e mc a na c h i e v et h eo r i g i n a ld a t a c o m p r e s s i o nt h r o u g h q u a n t i f i c a t i o na n de n c o d i n g t h ee d g ed e t e c t i o nb yu s i n gs o b e ld e t e c t o ri sp r o c e s s e d h lt h ed e t e c t i o no fm o t i o no b j e c t s ，am e t h o db a s e do nm o v e m e n tf e a t u r eo ft a r g e t ( c a t e n a r y ) i sp r o p o s e d i tc o m b i n e st e m p o r a ld i f f e r e n t i a lm e t h o da n dt e m p l a t e m a t c h i n gi ni m a g es e q u e n c ed a t a k e yw o r d s ：c a t e n a r y ；i m a g ed a t a a c q u i s i t i o n ；d s p ；t m s 3 2 0 c 6 2 0 5 西南交通大学硕士 i 究生学位论文 第1 页 第1 章绪论 1 1接触网检测系统简介 接触网是一种特殊形式的供电线路，它的任务是保证对电力机车可靠的不 间断的供应电能。在电气化铁路的运营过程中必须进行一系列的接触网检测工 作，以便及时发现隐患，克服接触悬挂在某些环节中存在的问题，保证接触悬 挂处于良好的工作状态。 接触网检测系统一般包括以下几个部分1 1 j 。 1 信号检测系统。 2 信号隔离传递系统。 3 数据采集系统。 4 接口系统。 5 数据处理系统。 6 数据记录、显示和终端。 数 检 光乜鲶l 光l 数数 据 转广_ 1 转i据接 据 记 测 叫 录 换i 换i 采 口 卜 处k显 系集 1 系 ， 理 1 一 统 系统 系 不 统统 及 终 端 图1 - 1 接触网检测系统功能结构 1 2 本文研究的目的与意义 当今世界的铁路，提高列车运行速度是一项共同追求的目标。随着列车速 度的提高，外界扰动力增加，接触网和受电弓之间产生了非常复杂的相互作用、 相互冲击、相互影响和相互制约。在低速下可以正常运行的受电弓和接触网， 在高速时却不能保持正常受流，这就对接触网的检测提出了新的要求。 西南交通大学硕士研究生学位论文 第2 页 非接触式检测就是在没有弓网接触的情况下对接触线的一些参数进行测 量。这种检测的优点是提高了检测数据的精度和系统的安全性 非接触式检测的核心手段就是图像数据的采集和分析。用摄像机采集图像 后，经过计算机进行分析，识别，推理和判断，排除不需要的景象，捕获图像 中的接触线，从而获取接触线的一些运行参数。动态图像数据的采集直接决定 了非接触式检测的作用和效果。 1 3 传统的图像数据采集系统 传统的图像数据采集系统基本是采用通用的p c i 或者i s a 图像数据采集卡， 再附加一套字幕合成系统来实现摄、录、监等环节。这种方法的弊端在于通用 的图像数据采集卡提供给用户的数据接口较少，大多是将现成的视频数据存于 存储器中，屏蔽了较多的数据细节，限制了数据处理的实时性和准确性，直接 影响了非接触式检测的最终效果。 1 4 本文主要工作简介 为了增强非接触式检测的作用，提高其实时性和灵活性，接触网教研室自 主开发了基于d s p 的图像数据采集系统，由我完成主要的设计开发工作。在该 系统的开发过程中所作的工作主要包括以下几个方面。 1 、学习了d s p 的开发流程和相关开发工具的使用。 2 、学习了c p l d 、s a 钾1 1 1 3 h 、s a a 7 1 2 0 h 、a i4 2 2 b 等芯片的结构，掌握 了数字电路设计开发的一般方法。 3 、熟悉了图像编码、压缩规则以及一些图像数据分析处理的方法和手段。 4 、学习了v e f i l o gh d l 硬件编程语言，根据a d 芯片s a a 7 1 1 3 h 以及f i f o 芯片的时序和控制要求，用v e r i l o g h d l 语言编写其控制程序，并进行了时序仿 真。 5 、完成了系统框架的设计，绘制了硬件原理图及其p c b 板淘。 6 、学习了p c i 总线的规范以及w i n d o w s 操作系统下的设备驱动程序的编写， 开发了p c i 硬件电路的驱动程序。 根据在开发过程中所作的工作，撰写了本文，主要内容安排如下： 首先介绍了接触网检测系统，特别说明了非接触式检测的优点及用途，分 西南交通大学硕士研究生学位论文 第3 页 析了传统的非接触式检测系统的不足，从而指出了本课题的目的及意义。 其次，介绍了d s p 系统及其开发流程，说明了d s p 技术的优势并着重介绍 了本系统所采用的核心芯片t m s 3 2 0 c 6 2 0 5 ，这也是本系统开发的基础。 随后，给出了动态图象数据采集系统的硬件设计方案，分模块的阐述了各 个硬件部分的设计及实现，说明了数据通路中所采用的各个芯片以及硬件连接 的方法、要点和注意事项。 接下来详细说明了整个系统的软件设计。实际上硬件电路的开发是为了保 证相应的软件能够按要求正常运行。阐述了各个软件模块的开发，包括d s p 上 运行的核心软件，为c p l d 编写的时序逻辑控制程序以及p c i 总线部分的 w i n d o w s 驱动程序，这也是数据通路的最后一个环节。 最后是针对图像数据的分析和处理，说明了本课题所采用的分析处理手段 的理论基础和实现方法。给出了有关数据压缩和图像识别的算法设计。 结论综述了本课题的一些创新成果，总结了论文的不足之处，提出了今后 可进一步研究解决的问题。 西南交通大学硕士研究生学位论文第4 页 第2 章d s p 系统的开发及核心芯片介绍 本章首先综合介绍了d s p 的特点及其发展，然后简单说明了d s p 系统的设 计方法，包括硬件设计流程和软件设计的流程，最后介绍了公司的 t m s 3 2 0 c 6 2 0 5d s p 芯片，也就是本课题所采用的核心芯片。 2 1d s p 综述 数字信号处理任务通常需要完成大量的实时计算，例如数字信号处理中常 用的f i r 滤波和f f t 算法。在数字信号处理器芯片( d i 西t a ls i g n a lp r o c e s s o r s ， d s p s ) 出现以前，实时信号处理一般是在通用的处理器( 8 0 8 6 和8 0 2 8 6 等) 中 完成的。2 0 世纪7 0 年代末期出现了d s p s ，第一代d s p s 以a m d 2 9 0 0 、n e x 7 7 2 0 、 t m s 3 2 0 1 0 为代表，就以数字器件特有的稳定性、可重复性、可大规模集成，特 别是可编程性和易于实现自适应处理特点，给数字信号处理( d i g i t a ls i g n a l p r o c e s s i n g ，d s p ) 的发展带来巨大的机遇，使得信号处理手段更加灵活，功能 更加强大。与通用的微处理器相比，d s p s 在寻址和计算能力等方面作了扩充和 增强。在相同的时钟频率和芯片集成度下，d s p s 完成f f t 算法的速度比通用的 微处理器要快2 到3 个数量级。随着d s p s 运算速度的不断提高，能够实时处理 的带宽也大大增加，数字信号处理的研究重点也由最初的非实时应用转向了高 速实时应用领域。需要说明的是，为了符合现实中的习惯以后本文中出现的d s p 相当于d s p s ，特指数字信号处理器芯片，而不是指数字信号处理。 d s p 微处理器相对于通用微处理器的区别主要有以下几个方面【2 】o 1 、总线结构： 通用微处理器内部大多采用冯诺依曼结构，其片内程序空间和数据空间合 在一起，取指令和取操作数通过一条总线分时进行。由于对数据和程序进行分 时读写，执行速度慢，数据吞吐曩低。当高速运算时不但不能同时取指令和操 作数，还会造成传输通道上的瓶颈现象。d s p 内部采用程序空间和数据空间分 开的哈佛总线结构，允许同时取指令和取操作数。而且很多d s p 甚至有两套或 者两套以上内部数据总线，这种总线结构称为修正的哈佛结构。对于乘法或加 法等运算，一条指令从存储器中取两个操作数，多套数据总线就使得两个操作 数可以同时取得，提高了程序效率。 西南交通大学硕士研究生学位论文第5 页 2 、算术单元： 硬件乘法器： 由于数字信号处理的算法特点，乘法操作是d s p 的一个主要任务。在通用 微处理器内通过微程序实现的乘法操作往往需要1 0 0 多个时钟周期，非常费时。 因此，在d s p 内部都设有硬件乘法器来完成乘法操作，以提高乘法速度。硬件 乘法器是d s p 区别于通用微处理器的一个熏要标志。 多功能单元： 为进一步提高速度，可以在c p u 内设置多个并行操作的功能单元例如a u j 、 乘法器、地址产生器等。由于多功能单元的并行操作，使d s p 在相同时间内能 够完成更多的操作，提高程序的执行速度。 3 、流水线结构： d s p 的流水线结构是提高程序执行效率的一个重要手段。采用流水线结构， 使得两个或者更多不同的操作可以重叠执行。在处理器内，每条指令的执行分 为取指令、译码、取操作数和执行等几个阶段，每个阶段成为一级流水。流水 处理使得若干条指令的不同阶段并行执行，因而能够提高程序执行速度。在理 想情况下，一条k 段流水能在k + ( n 一1 ) 个周期内处理1 1 条指令。其中，前k 个周期用于完成第一条指令的执行，其余n 一1 条指令的执行需要n 一1 个周期 指令。然而，非流水处理器上执行n 条指令却需要n l 【个周期。利用这种流水线 结构，加上执行重复操作，就能保证数字信号处理中用的最多的乘法累加运算 可以在单个指令周期内完成。 4 、指令周期短： d s p 广泛采用亚微米c m o s 制造工艺，运行速度越来越快。例如公司推 出的1 m s 3 2 0 c 6 2 0 5 芯片，时钟为2 0 0 m h z ，运算速度达到1 6 0 0 m i p s 。 5 、片内存储器： 由于d s p 面向的是数据密集型的应用，因此存储器访问速度对处理器的性 能影响很大。数字信号处理算法的特点是需要大量的简单计算，相应的其程序 比较短小，存放在d s p 片内可以减少指令的传输时间。除了片内程序存储器外， d s p 内一般还集成有数据存储器，用于存放参数和数据。片内数据存储器不存 在外部存储器的总线竞争问题和访问速度不匹配问题，因此访问速度快，可以 缓解数据传输瓶颈，充分利用d s p 强大的处理能力。 由于d s p 具有上述突出的特点，使其在各个领域得到越来越广泛的应用。 西南交通大学硕士研究生学位论文 第6 页 2 2d s p 系统的设计及开发 在进行d s p 系统设计之前，首先要根据最终的需求明确设计任务。本课题 是研究开发连接在p c i 总线上的接触网图像数据采集系统，因此主要的要求即2 个方面，图像数据采集和p c i 总线的数据传输，在满足需求的前提下从方便简 洁，经济适用的角度来确定开发方案。在进行初步分析仿真后，将各项技术指 标量化，完成资料整理、芯片选型以及软件建模等工作，随后将工作细化，实 现各个软硬件模块设计，最后联调，实现系统集成，从而完成整个的开发工作。 通常情况下，d s p 系统的设计开发流程如图2 - 1 所示【3 j 。 - q 软件 硬件 l 编写c 及汇编源 绘制原理图及p c b 板图 代码 上 l l 调试代码i制作原理样机i b 系统集成一 j r 系统测试与调试 图2 - 1d s p 系统的设计开发流程 2 2 1d s p 系统的硬件设计流程 硬件设计流程如图2 2 所示，它主要包括以下几个部分 西南交通大学硕士研究生学位论文第7 页 图2 - 2d s p 系统的硬件设计流程 1 、根据需求确定硬件的实现方案，并画出硬 牛系统的功能框图。 2 、根据硬件的设计方案进行器件的选型。围绕核心芯片来确定系统中使用 的a d 、d a 、存储器、逻辑控制、总线、电平转换( 总线隔离) 以及电源等器 件。在器件选型时，要考虑到器件之间的兼容性，还要考虑到器件的供货能力， 技术支持等方面的问题，尽量选择大众化的通用芯片。 3 、确定了系统方案和选定的芯片进行原理图设计。这其实是系统设计真正 的开始。它是d s p 系统集成中关键的一步。原理图设计的成功与否是d s p 系统 能否正常工作的最重要的一个因素，霭此尽可能的反复检查确保原理图的正确。 4 、根据原理图进行p c b 板的设计。这需要一些布线工艺，系统结构设计的 知识，以保证信号的完整性，并且要考虑电磁干扰和电磁兼容性。为了方便后 期调试，在允许的条件下尽可能的多设置一些测试点。 5 、最后是硬件的调试过程。 2 2 2d s p 系统的软件设计流程 软件设计流程如图2 - 3 所示，它主要包括以下几个部分f 1 5 】 西南交通大学硕士研究生学位论文第8 页 图2 - 3d s p 系统的软件设计流程 d s p 上的软件通常使用c 语言和汇编语言来编写。c 语言编写的源代码经过 编译器编译后生成汇编代码，然后由汇编器生成目标文件。通过链接器链接库 文件和目标文件生成c o 职可执行文件，最后便可以下载到d s p 上运行。与p c 机汇编语言比起来，1 1 公司汇编语言的指令系统相对要简单一点，而且，由于 有许多专门为数字信号处理而设计的指令，有利于简化数字信号处理的编程， 但d s p 汇编语言的程序员必须熟悉d s p 芯片内部结构和特有的指令系统 软件的效率直接关系到系统的最终功能，而通常高级语言编程的效率只有手 工汇编代码的7 0 8 0 。随着高级语言开发工具的不断完善，c 语言的编译效 率已经有了很大的提高，在实时性要求比较低的场合，用c 语言开发已经能够 满足系统的需要。但是在实时性要求高的场合，还必须用汇编语言开发，至少 是一部分用汇编语言编程。采用混合编程一般用以下步骤： 分别编写各c 程序和汇编程序，再独立编译或汇编形成各自韵目标代 码模块，然后再将各目标模块链接起来。 直接在程序中嵌入汇编语句。 手工修改c 程序编译后的汇编程序。 西南交通大学硕士研究生学位论文第9 页 具体采用c 还是汇编编程，视工程而定。一般来讲，复杂的算法实现可选用 c 编程，之后再优化，这样对于很多运算中所需数学公式可直接调用库函数实现， 对于运算速度要求很苛刻的环境，信号处理框架部分可用c 语言编写，调用的 函数模块直接采用汇编指令编写，但这对程序员的要求相对较高。另外，实际 应用中，还有一种情况需要特别提出，就是中断程序的编写。在很多实时工作 的系统中，中断作为一种非常有效的方法，应用非常广泛，但c 语言编写的中 断服务程序，在进入中断后会将寄存器都进行了保护，而无论那些寄存器在程 序中是否用到，这样在中断频繁的情况下，中断程序的效率就被大大降低了。 所以程序员需要在对整个程序划分成各部分功能模块后，综合具体编程时的复 杂度、效率等因素后作出决定。在c 程序中直接嵌入汇编语句，是一种很方便 的方法，这对于像d s p 应用程序中总会遇至n 的系统初始化，如中断的使能和禁 止，定时器的控制和赋值，读取状态寄存器和各个标志寄存器等硬件直接操作 非常方便，但需注意的是，嵌入汇编指令后不能破坏c 的运行环境。 2 2 3 开发工具 1 、硬件开发工具： 通常使用的硬件开发工具是系统仿真器，又称扩展系统( e x t e n d e d d e v e l o p m e n ts y s t e m s ，x d s ) ，这是一个强有力的、全速的仿真器，可用以在系 统水平的高度( 即非局部) 对所设计的d s p 系统作集成和调试。x d s 是一种基 于边界扫描( b o u n d a r ys c a n ) 技术的仿真器。主机通过调试器和j t a g 仿真电 缆，与目标系统的j t a g 接口相连接，控制目标板上的d s p 器件。其主要特点 是： 通过该仿真器，可以使设计的目标系统全速运行，并可以检查出所希 望知道的系统硬件与软件运行特征及状态。 可以控制系统全速运行、断点运行、单步运行。 既可用软件设置断点及程序跟踪，也可用硬件断点及程序跟踪。 具有高级语言的调试接口，主要是指c 语言和c + + 语言。 可对系统中的d s p 芯片的所有寄存器及存储器作读写操作。 可测量系统的执行时间，用以分析程序的效率，指导软件的编制和修 改，实现系统的最优运行。 对不同型号的d s p 芯片完全通用，只需要更换驱动软件就可以实现所 有d s p 器件的开发。 西南交通大学硕士研究生学位论文 第10 页 支持c c s 集成调试环境。 仿真不占用任何d s p 资源。 可支持多d s p 同时调试仿真。 2 、软件开发工具： 通常使用的软件开发工具称为c c s ( c o d e c o m p o s e r s t u d i o ) ，是德州仪器公 司( ) 提供给用户针对d s p 开发的集成软件开发环境。t i 的每个d s p 系列对 应不同的c c s 。c c s 的功能十分强大，开发者可以通过c c s 对编写的软件代码 进行编辑、编译、调试、代码性能测试和项目管理等所有操作，除此之外，它 还提供了实时分析和数据可视化功能，而且支持c c + + 和汇编的混合编程，大大 降低了d s p 系统的开发难度，使开发者可以将精力集中在应用开发上。 c c s 的主要功能与特点如下【8 】： 将代码的编辑、编译、链接、调试、管理等诸多功能集成到一个软件 环境中( d e ) 。 集成实时分析工具，不需中断目标d s p 就可以监控目标程序的运行。 集成了高效率的c c + + 编译器，方便用户使用高级语言进行开发。 集成了免费可升级的d s p b i o s 嵌入式实时操作系统。 具有剖析功能的编译器可以优化代码长度和效率。 可视化的链接器( v i s u a ll i n k e r ) 可以直观的分配d s p 的程序存储空 间和数据存储空间，并且可以自动生成配置文件。 数据可用多种图形格式显示，包括列表、波形等。 开放的环境可使用各种第三方的插件程序( p l u g - i n ) ，增强和扩展软件 开发功能。 基于r t d x ( r e a l t i m ed a t ae x c h a n g e ) 技术能使用户和d s p 芯片实 时交互数据。 支持可扩展的算法标准。 支持d s ps i m u l a t o r 纯软件模拟仿真。 支持多d s p ，多用户的使用。 通过i e e e1 1 4 9 1j t a g 接口对目标系统中的d s p 进行调试仿真。 2 3 t m s 3 2 0 c 6 2 0 5d s p 介绍 t m s 3 2 0 c 6 2 0 5 是t m s 3 2 0 c 6 0 0 0 系列d s p 芯片中的款。t m s 3 2 0 c 6 0 0 0 系 西南交通大学硕士研究生学位论文第11 页 列d s p 芯片是美国德州仪器公司( t i ) 在1 9 9 7 年推出的，其中c 6 2 x 是定点系 列而c 6 7 x 是浮点系列。 c 6 0 0 0 有着极好的并行处理性能，这主要是因为它采用了v l i w 的体系结构。 在v u w 处理机制中，多个功能单元是并行工作的，所有的功能单元共享公用 大型寄存器堆。功能单元同时执行的各个操作是由删的长指令分配模块来 同步的，它把长指令中不同字段的操作码分送给不同的功能单元。通常，用短 指令字( c 6 0 0 0 是3 2 位) 编写的程序必须压缩在一起才能够形成w 指令。 这种代码压缩是由编译器完成的。编译器可以利用精心设计过的启发式方法或 运行时统计方法来预测转移结果。 由于v l i w 结构中，指令并行性和数据传送完全是在编译时确定的，这与运 行时进行资源调度和同步完全不同。因此这种结构中每条指令的等效周期数很 低，运行很快。c 6 0 0 0 的v l i w 结构与标准w 结构相比，具有预取指包( f e t c h p a c k e t ) 固定的特点，因而方便了取指。 c 6 0 0 0 具有传统的存储器配鬣，即一个物理空间作为程序存储空间，另一个 物理空间则作为数据存储空间。数据读取和程序存取在流水线中有相同的操作， 它们恰恰使用不同的节拍完成它们的操作，从而使c 6 0 0 0 得以高速访问存储器。 程序存储区由程序控制器( p m c ) 控制。在片内程序r a m 设置为映射模式时， 可以利用d m a 控制寄存器对其读写。片内数据区由数据存储区控制器控制 ( d m c ) ，片内的数据区的存取可以有两种方法：c p u 的双存取( d u a l a c c e s s ) 和d m a 访问。 本系统选用t i 公司的t m s 3 2 0 c 6 2 0 5 ( 简称c 6 2 0 5 ) 作为核心处理器，它是 一款定点d s p 。c 6 2 0 5 除具有c 6 0 0 0 系列d s p 的共同优点之外，还集成有p c i 总线接口，非常适合于本系统基于p c i 总线的d s p 系统设计( 如果选用其他的 d s p 芯片，必须要添加一片p c i 接口专用芯片或者具有p c i 核的f p g a 或双口 r a m ) 。其结构如图2 4 所示【l o l ，主要特点如下： 5 n s 指令周期，最高时钟频率可达到2 0 0 m h z ，最高运算速度可达 1 6 0 0 m i p s 。 单周期执行8 条3 2 位指令的并行运算能力。 8 个独立的功能单元，包括6 个算术逻辑单元和2 个1 6 b i t 乘法器。 它采用加载，存储( l o a d s t o r e ) 体系结构，数据在多个处理单元之间 的传输依靠3 2 个3 2 b i t 通用寄存器。 片内集成1 m b i t 的s r a m ，包括5 1 2 k - b i t 片内程序存储器( 或者充 西南交通大学硕士研究生学位论文 第12 页 当c a c h e ，1 6 k x 3 2 一b i t 结构) ，还包括5 1 2 k b i t 的双访问片内数据存 储器( 分成2 个3 2 k - b y t e 的块) 。 3 2 位的e m i f ( e x t e r n a lm e m o r yi n t e r f a c e ) 接口，可以实现同s b s r a m 、 s d r a m 、a s r a m 、f l a s h 以及h f 0 等存储器的无缝接口。 具有四个主d m a 通道和一个d m a 辅助通道，四个主d m a 通道分 别有8 层深度x 3 2 b i t 宽度的h f o 。 内置锁相环时钟电路。 集成p c i 总线接口，支持主从模式读写，支持p c i 接口2 2 标准。还 提供了一个4 线的e e p r o m 接口，方便用户配置p c i 空间。 2 个多通道缓冲串口( m u l t i c h a n n e lb u f f e r e ds e r i a lp o r t s ，m c b s p s ) ， 支持多种串行通讯方式。 图2 - 4i m s 3 2 0 c 6 2 0 5 的功能结构 西南交通大学硕士研究生学位论文 第13 页 第3 章动态图象数据采集系统的硬件设计与实现 本章详细介绍动态图象数据采集系统的硬件部分各个模块的设计与实现，包 括主要的核心部件以及数据通路的设计。说明了各个硬件模块的连接和设计原 则以及相应的设计结果。 3 1 动态图象数据采集系统的框架结构 系统的总体框架如图3 1 所示。除了d s p 外，本系统包括另外两个核心模块， 一个在数据通路上位于d s p 的前端，包括原始数据的a d 转换以及由两片f i f o 和一片c p l d 构成的具有乒乓切换机制的数据缓冲区。另一个是数据通路的后 端，利用p c i 总线将数据传送至上位机，这一部分的核心在于软件的设计。以 下的章节还要详细说明这两个模块的设计工作。 图3 - i 动态图象数据采集系统的总体框架结构 3 2 数据通路前端模块的硬件设计及实现 这一小节将详细介绍本系统中的a d 和d a 模块。系统的输入的是模拟信 号，包括复合广播电视信号( c v b s ) 和s - v i d e o 信号( 包含y 、c 两个分量) ， 由a d 模块负责将其转换为数字信号作为d s p 的数据源，同时将这些数字信号 传送绘d a 模块转换为相应的模拟信号输出到监视器，用于监控或测试。 西南交通大学硕士研究生学位论文 第14 页 3 2 1 所采用的a d 及d a 芯片介绍 a d 模芯片采用s a a 7 1 1 3 h ，是p h i l i p s 公司的一款可编程视频输入处理芯 片，采用c o m s 工艺，通过简洁的1 2 c 总线与其他器件和设备连接来进行必要 的控制和通信，并可以将输入的模拟视频图像信号转换成多种格式的数字信号。 s a a 7 1 1 3 h 内部包含两条模拟处理通道，可以选择视频源并内置了抗混叠滤 波，同时还可以进行模数变换、自动嵌位、自动增益控制、时钟产生、多制式 解码等，另外还可对亮度、对比度和饱和度进行控制。s a a 7 1 1 3 h 芯片中的场同 步信号v r e f 、行同步信号h r e f 、奇偶场信号r e s 、像素时钟信号l l c 都由 管脚直接引出，从而省去了以往时钟同步电路的设计，其可靠性也有所提高。 系统内部的锁相环技术的集成更使得其可靠性有了显著的提高，并极大地降低 了设计的复杂度。 s a a 7 1 1 3 h 的主要特点如下： 四路模拟输入和内部模拟信号源选择，如4 路c v b s 、2 路y c 或者 1 路y c 和2 路c v b s ，此外对所选择的c v b s 或y c 通道可编程为 静态增益控制或自动增益控制。 低功耗，3 3 v 供电，输入输出信号与5 v 兼容。 两路模拟预处理通道，两路内置的模拟抗混叠滤波器。 两个9 位的内置a ，d 转换器。 内置数字锁相环，可用来进行行同步处理和时钟发生，并可进行行场 同步信号的检测。 芯片支持不同制式的视频信号标准( 例如p a l 制式和n t s c 制式) ， 但只需一个的晶振来驱动( 2 4 5 7 6 m i - i z ) 。 可对各种制式的视频信号的亮度和色度进行处理，这些制式包括p a l 、 b g h i 、b 必、p a l m 、n t s c m 、n i s c n 和n t s c4 4 3 。 可以根据输入信号的场频自动识别图像信号的制式，自动进行切换。 标准的u6 5 6y u v4 ：2 ：2 数据输出格式。 符合i e e e1 1 4 9 1 标准扫描逻辑的边界扫描测试电路。 可通过1 2 c 总线接受外部控制器的完全控制。 s a a 7 1 1 3 h 的功能框架如图3 - 2 所示【1 6 】： 西南交通大学硕士研究生学位论文 第15 页 图3 - 2s a a 7 1 1 3 h 的功能框架 考虑到系统的兼容性，d a 芯片也采用p h i l i p s 公司的产品s a a 7 1 2 0 h 。 s a a 7 1 2 0 h 同样采用c o m s 工艺，也通过1 2 c 总线与其他器件和设备连接来进 行必要的控制，可以将输入的数字信号转换成模拟视频图像信号。 s a a 7 1 2 0 h 的主要功能特点如下： 输入信号可以是8 b i t 的m p e g 解码数据流，也可以是符合c c i r 6 5 6 标准的数字信号。 系统象素频率达到1 3 5 m h z 。 内置3 个d a 转换器，输出信号为n t s c 、p a l c v b s 或s - v i d e o ( y ， c ) 的模拟视频信号，支持c v b s 输出和s 端子输出。 支持快速的1 2 c 总线控制，最快速度达到4 0 0 k h z 。 输入的行场同步信号可以编程设置。 西南交通大学硕士研究生学位论文第1 6 页 3 2 21 2 c 总线接口设计及硬件设置 i 2 c ( i n t e ri cb u s ) 总线是p h i l i p s 公司推出的一种串行传输总线。它通过 串行数据线( s d a ) 和串行时钟线( s c l ) 两条线使连接在该总线上的器件进行 数据传输，实现了完善的全双工同步数据传送，可以很方便的扩展各种外围器 件。每个器件的识别由一个特定的地址确定。除了作为发送器和接收器外，该 器件还可以被设定为主控器和被控器。主控器用于启动总线上的数据发送，并 产生数据传输所需的时钟信号，其他被寻址的器件均认为是被控器。由于采用 了器件地址的硬件配置方法，通过软件寻址完全避免了器件的片选线寻址方式。 s d a 线和s c l 线都是双向传输线，它们各自通过一个上拉电阻连接到正电源。 当总线处于空闲状态时，两条线均处于高电平。连接到总线的器件输出必须是 集电极开路或漏极开路，以用来产生“线与”功能以便于多个器件接入。 在标准方式下，1 2 c 总线上的数据传输速率可以达到1 0 0 k b p s ，在快速方式 下则可达到4 0 0 k b p s 。连接到总线上的器件数量只受4 0 0 p f 的总线电容的限制。 进行数据传输时，s d a 线上的数据在s c l 为高电平期间必须是稳定的，只 有在s c l 线上的时钟信号为低时，数据线上的状态才可以改变。当s c l 线保持 高电平时，通常把s d a 线上的高到低和由低到高的电平变化分别定义为开始条 件和停止条件。 在传输数据时，i 2 c 总线主控器首先发送从器件的7 位地址及读写标志位共 8 位一个字节。在这个字节后，主控器等待被控器的应答位，即主控器释放s d a 数据线。从器件在接着的第9 位s c l 脉冲器件拉低s d a 数据线以表示应答。接 下来就是主控器发送数据给从器件( 写从器件) 或接收从器件发送来的数据( 读 从器件) ，最后由主控器发出停止信号来通知从器件以结束整个数据的传送过 程。图3 - 3 是1 2 c 总线传输一个字节的时序【切。 s c 。厂 l r lr 厂 厂 厂 | = ：厂 厂 厂 i 厂 ll 厂 l l l 。 ! 厂 电源的驱动下能够保证d s p 所需 西南交通大学硕士研究生学位论文 第2 6 页 的供电次序。l m l l l 7 a d j 的连接如图3 - 9 所示 2 1 】。 图3 9l m l l l 7 - a d j 的连接 在电源的设计中还需要考虑一个对电源的监测问题。在数字电路实际的工作 过程中，电源电压( 电流) 有可能出现波动甚至是短暂的失压，在出现这种问 题的时候，关键的数学芯片通常不会停止工作，而是会进入一个不稳定或者失 不可知的工作状态，经常表现为程序死锁( 死机) 或者胡乱跳转( 跑飞) 。如果 这个问题出现在调试过程中，可以人工进行复位操作，当电源稳定后可以使芯 片重新进入正常的工作状态。然而当电路制成后，脱离人工干预，就必须建立 一种针对此类故障的自动复位机制。最常见的方法是在电路中添加一个电源监 测模块，必要时对主要芯片进行自动复位。 本系统中采用了m a x i m 公司的m a x 7 0 8 s 芯片来进行电源检测，其接线方 法如图3 1 0 所示。 复位输出 图3 1 0m a x 7 0 8 s 的连接 m a x 7 0 8 s 可以用1 块芯片实现整个电路的双电源检测。其中v c c 电源引脚 的输入电压如果低于门限值，则将在r s # 弓i 脚输出一个持续2 0 0 m s 左右有效的 低电平复位信号。此外，p f i 引脚的输入是监测d s p 内核所需的1 5 v 电源电压， 如果其波动超越了门限值，则也将从r s # 弓i 脚输出复位信号。m a x 7 0 8 s 还提供 了一个手动复位的输入引脚m r ，方便在开发阶段对电路进行调试。 西南交通大学硕士研究生学位论文第2 7 页 3 ，4 。2 时钟模块设计 本系统中使用的同步器件较多，因而所需的时钟信号也较多，主要包括以下 几个部分： 1 a d 及d a 部分的时钟。 s a a 7 1 1 3 h 需要一个独立的2 4 5 7 6 m h z 的晶体来产生其工作需要的时钟信 号。s a a 7 1 2 0 h 需要2 7 m h z 的时钟信号，由s a a 7 1 1 3 h 的l c c 引脚获取即可。 此外，s a a 7 1 1 3 h 向f i f o 输入数据时需要向f i f o 提供一个写时钟信号w c k ， 同样选自l c c 引脚的输出。考虑到时钟信号非常重要，由一个引脚的信号充当 三块芯片的时钟信号必须使用时钟扇出芯片。本系统采用c y 2 3 0 8 将s a a 7 1 1 3 h 的l c c 引脚信号扇出为三路时钟输出，分别驱动s a a 7 1 2 0 h 和两片f i f o ，其 接线如图3 1 1 所示。 s a a 2 眦 f l w c k f 2 w c k 图3 1 1a d 及d a 的时钟信号接线 2 d s p 及s d r a m 的时钟。 c 6 2 0 5 内部具有锁相环时钟电路，只需外接一个晶体便可以配置d s p 的工 作时钟，其频率可以是晶体振荡频率的一倍到十一倍中的莱一频率。通过在d s f 数据总线的配鼍引脚上外接上拉电阻或者下拉电阻，启动时d s p 根据这些引脚 上的电平来确定内部时钟对于外部晶体振荡频率的倍频系数。本系统选择 2 0 m h z 的晶体，倍频系数选择为1 0 ，则d s p 运行时钟为2 0 0 m h z 。此外，c 6 2 0 5 还有一个时钟输出引脚c l k o u t 2 ，输出的时钟频率是内部时钟频率的1 2 ；本 系统中的存储器s d r a m 便从此引脚获得时钟信号。由于采用了2 片s d r a m 芯片组合使用，因此也使用c y 2 3 0 8 将c l k o u t 2 引脚的输出扇出为2 路同时给 2 片s d r a m 提供时钟信号。其接线如图3 1 2 所示。 3 c p l d 及p c i 总线接口的时钟 西南交通大学硕士研究生学位论文 第2 8 页 针对c p l d 而言，根据编程仿真的结果显示，其运行频率在5 0 m h z 至6 0 m h z 之间较为稳定，因此直接外接一个5 0 m h z 的晶体即可。 对于p c i 接口，其运行频率为3 3 m h z ，而总线接口上提供了这样的时钟信 号，直接连接在c 6 2 0 5 的p c i _ c l k 引脚上即可。 ； 图3 1 2d s p 及s d r a m 的时钟信号接线 3 4 3d s p 与h f o 接口的硬件设计 先进先出存储器( h f 0 ) 的接口设计较复杂，一是因为f i f o 本身类型繁多， 二是对于同一种f 0 在接口设计上呈多样性，而且可能需要附加逻辑。f i f o 大致可以分为三种类型：同步f i f o ( s y n c h r o n o u sf i f o ) 、异步f i f o ( a s y n c h r o n o u sf i f o ) 和触发f i f o ( s t r o b ef i f o ) 。这些f i f o 一般都提供标准 的读写控制信号如读使能( r e n 撑) 、输出使能( 0 e 带) 以及写使能( w e n 静)