锁相环课设报告_胡永泉.docx

锁相环大作业及课程设计报告 Multisim仿真报告基于LM565/NE565的锁相调频与鉴频电路姓名： 胡永泉 班级： 卓越电子1201 学号： 120910122 指导老师： 叶建芳 东华大学信科学与技术学院通信与电子信息工程系目录ContentsPart 1 原理介绍1.1 LM565/NE565内部电路原理1.2 调频鉴频电路原理Part 2 仿真过程2.1 仿真电路2.2 测试电路步骤 Part 3 其他方法探索3.1 Spic模型仿真3.2 集成PLL模块Part 4 课设总结及感想Part 1 原理介绍1.1 LM565/NE565内部电路原理LM565/NE565都是单片低频锁相环芯片，内部原理图虽然不同，但是对外特性相同，之所以名称不同是因为生产厂商不同。下面将分别介绍这两种芯片以作比较。1、 LM565芯片这款芯片是美国国家半导体（National Semiconductor）设计生产，现已被TI公司收购，因此我是在TI官网上找到的datasheet。芯片内部原理图如下：这是官方给出的内部原理图，可以看到，在图中有几处三极管比较特殊，如上图红框内标注所示。这部分的管子可能和实际制造的工艺有关，实现难度较大，具体会在下面仿真部分提到。由于官方并未对上述内部原理图进行解释或分析，而NE565找到了相关的资料，因此我将着重介绍下面的NE565芯片内部原理。事实上，LM565和NE565的内部原理图虽然乍一看上去相差甚远，但其实现原理是差不多的，基本模块都是相同的。这一点，是我随着仿真过程的深入得出来的结论。2、 NE565芯片放大PD169854327LPF施密特触发器恒流源VCO上述是NE565的内部原理图，相应的功能模块已在上图中用红色字体标出，另外，因为集成锁相换路这本书对其进行了详细的说明，因此我没有必要再重述。下面我将书中的相关解释贴出来，着重对其进行理解和解释说明。这段话中说明了VCO和PD鉴相器之间需要外接线才能连在一起，对应图中的9脚（压控输出端）和2脚（PD输入端）。上面这段话很清楚的分析了信号经过VCO经施密特触发器，再到PD鉴相器输出的情况，进一步的，我简单得出两点结论：（1）9脚接的时基电容充放电会产生相应的波形三角波（2）4脚施密特触发器输出方波，即：三角波方波上面的总结可以用于电路调试时观察输出波形。再往下是时基电容、电阻的计算公式：在下面的外围电路说明中我们将利用这个公式进行验证。1.2 调频鉴频电路原理1、双电源调频电路：如上图所示,为实际应用LM565设计的调频电路。 （1）各引脚作用说明: 2脚为晶振的输入端Vi_uc 8脚为调制信号输入端Vi_uf 4脚5脚为已调信号输出端Vo_FM 6脚为参考点位输出端Vt_REF（2）时基电容、时基电阻决定自由振荡频率9脚的时基电容C20=100pf 8脚时基电阻：是由R16和R15共同决定的，调制信号之所以从两个电阻中间输入，估计是要分压。这里不妨就取时基电阻为5k以示说明按照上面提到的公式，可以算出自由振荡频率为：F=1.2/(4*100*10e-12*5e3)=150kHz这与我们在硬件部分所做的将其振荡频率调节为“100kHz”是相吻合的。（3）环路滤波器： 环路滤波器采用超前滞后滤波器（无源比例积分滤波器），电容是图中C18，电阻是芯片内部为3.6k欧姆，因此可计算出截止频率：F=1/(2*pi*(R1+R2)*C1)=20Hz【注意】：因此，其截止频率的选择使得调制信号的频率在带外。确实验证了PLL在作调频电路中需要工作在“窄带”的结论，即只跟踪载波中心频率。2、双电源鉴频电路：如上图为应用LM565设计的鉴频电路。 1）各引脚作用说明: 2脚为已调信号输入端Vi_FM 4脚5脚为鉴频电路自由振荡频率测试端Vt_Vout 6脚为参考点位输出端Vt_REF 7脚为鉴频输出端Vo_uf2）环路滤波器的设计 环路滤波器采用超前滞后滤波器（无源比例积分滤波器），截止频率：F=1/(2*pi*(R1+R2)*C1)=20KHz其截止频率的选择应该使得调制信号的频率在带内。除此之外，还可以通过电阻分压将上述电路改为单电源供电，这部分在小组成员：李翀和刘强的实验报告中已经详细介绍，不是本仿真报告的重点，因而略去。Part 2 仿真过程2.1 仿真电路【方案一】按照LM565的datasheet搭建内部电路虽然NE565分析比较透彻，但是官方手册并未给出具体电阻值，相比于LM565要困难的多，因此我采用照着LM565的datasheet中原理图进行搭建：注意到上述电路中的一些特殊三极管的用法和前面原理图中一样，都是只用了两个管脚。之后我搭建了外围电路双电源调频：【注意】原理图中左端加入的载波信号是方波！载波设置如下：调制信号设置如下：但是测试结果很不好：可以看到，输出波形失真严重，且并未调频。这时我又检查了一下9管脚输出波形按理说应该是三角波（电容的充放电），这样的波形失真太严重。 看到波形失真，我与尝试着改小输入载波的幅度如上图所示，载波原来是是1V峰值，我现在改为200mv后的输出如下：输出波形依然很糟糕：再次观察9脚：【分析】可以看到，尽管改变了载波幅度，输出波形依然很糟糕，因此我们可以排除是因为外部信号幅度导致的输出失真。另外，可以看到，尽管输出波形失真严重，但是输出的幅度却是V级别（A通道观察的一个是5V），并且我们还是可以大致看出来方波又到了一定的调制。这就说明芯片内部的模块连线是没有问题的，整个系统给已经“走通了”。但是导致输出失真严重的问题很可能问题出在器件上面。因此，接下来，我考虑改进内部电路的器件。前面原理部分我已经提到过，由于datasheet官方给出的晶体管只给出了接线方法和大致形状，具体型号和工艺我们一无所知，而且手册中的这个晶体管：非常特殊我从未见过，并且应该是新工艺，multisim中基本不可能有这用新工艺的管子，因此如果想要直接在multisim找到能够这种型号的晶体管是非常困难的。所以现在我想试试能不能更替换掉这些特殊的晶体管或者这些特殊接法的晶体管。【方案二】简化版内部原理图之后我找到了一份资料是用Pspice仿真出来的LM565电路图资料上的电路是这样的：【区别】仔细与原来datasheet上的内部原理图对比不难发现，上述电路仅仅只是将接入两脚的三极管替换成了二极管，并且去掉了差分放大的输出限幅管，其余的部分都是相同的。受此启发，我决定采用这用电路进行仿真。作者给出了直接在内部原理中进行测试的电路：2.2 测试电路步骤 Step 1 内部原理图测试电路我完全按照上面的电路搭建如下：PDLPF恒流源VCO触发器在这张原理图中，我标注出了各个模块，与“原理介绍”中NE565的内部原理图做仔细比较，可以发现，实际LM565与NE565的内部模块是一样的，实现的方法思路都相同，知识模块的位置做了调整，具体到每个模块上德尔电路可能会有所不同。这也印证了前文中我提到的结论。接下来说明电路的重点：（1）2脚接地，3脚输入信号源：参数设置：幅度：1V 无直流偏置频率：2.8kHz（2）4脚和5脚接在一起（3）9脚的时基电容C3=10nf 8脚时基电阻R27=12k 按照“集成锁相环路”这本书给出的公式可以知道VCO自由振荡频率：因此可以计算出此时自由振荡频率为2.5kHz（4）环路滤波器是由7脚外接电容电阻构成，如下：按照上面搭建的电路开始测试：因为PD鉴相器输出的差拍电压经放大、滤波后将返回到电流源和VCO中，而经控制VCO经施密特触发器将会输出方波1、因此观察7脚输出有如下波形：对于这个波形我明白的是之所以出现“寄生调幅”的现象是因为PD输出没有限幅，这在资料中作者也说明了。但是我不太明白的是虽然看起来方波，但为何是经过调制后的方波？而且注意，此时的纵坐标很小，只有200nV拉开时间轴可以清楚地观察到：是一系列正弦波进行调制的结果，这个问题到现在我还不是很清楚.2、之后我再次观察9脚输出波形如下：可以清楚地看到，9脚时基电容的充放电的三角波。尽管仍存在一些寄生调幅。但是通过上面两个波形的测试现在我们可以知道，整个电路打搭建的功能基本正确了。因此接下来我将开始尝试集成化。Step 2 调频-鉴频系统尝试之后我将上面的集成成了芯片，按照前面原理部分的电路介绍，搭建了如下电路：上面的双电源调频鉴频电路完全按照前面原理部分的介绍搭建，在此不再赘述。观察输出波形如下：【小结】在上面的电路中，蓝线是调频输出，红线是鉴频输出。（1） 可以看到，红色的鉴频输出没有信号始终为0，说明整个“调频鉴频系统”是错误的，没有走通；但是，我们欣喜的看到蓝色调频输出出现了类似方波的波形，这说明，LM565器件本身模块和内部连线已经基本正确，该电路已经“走通”。但是为了解决出现的波形失真或者其它问题，我们还需要在此基础上对内部参数进一步调整。（2） 仔细观察会发现，蓝色调频输出部分的方波不仅形状失真，关键是并没有受到“调制“，这说明内部电路参数还是有问题。因此接下来，我将单独对调频电路进行研究，以期能够通过调节好调频电路是芯片的构造更加正确。Step 3 双电源调频电路的研究现在我开始单独对调频电路进行研究，电路图如下：我的基本研究方法是进行分模块测试：【测试部分一：VCO】对于这个电路说明如下：（1）2,3脚输入没有信号（2）7较直接接压控信号（3）9脚进去的调制信号去掉（4）其余引脚完全相同此时输出波形如下：可以看到，输出一系列自由振荡产生的方波，虽然占空比和波形有些失真，但是最起码能够说明VCO模块中的振荡器是工作的。并且测得此时的振荡频率为:在这里补充一个关于频率计使用小技巧：【tip】 频率计左下方有一个灵敏度选项，这个灵敏度选项对于测试出的频率尤为重要。即：灵敏度选择的太大，间隔太大将导致频率无法测得；灵敏度选择的太小，虽然间隔小可以使测得的频率更加精确，但是显示的频率会很抖，输出值不稳定。因此，想要测试结果既准确有稳定，选择恰当的灵敏度十分重要，根据经验，一般选取输出波形峰值的1/51/10较好。当我改变输入压控端的电压时，如下：可以很明显的看到输出频率的变化，这说明了VCO实现了压控的功能。同理，按照上面的方法可以测得下面的表格：压控端/V45678910频率/kHz265248226207189165126绘制出的VCO压控特性曲线如下：另外，当7脚所加电压过大时，就无法输出信号了：如上图：此时的压控端电压为11.5V，输出信号为0【小结】针对前面提到的调频电路输出并未受到“信号调制”，这里我们可以排除VCO引起的情况。上述实验验证了VCO模块的正确性【思考】既然VCO模块正确，那么到底是那个部分出了问题呢？反推回去，可能是鉴相器PD，因为如果鉴相器无法鉴别出PLL环中输入信号与反馈回来信号的相位差的话，就无法输出差拍电压，进而去控制VCO。因此，我讲测试PD模块。【测试部分二：PD鉴相器】对于上图：（1）2,3脚输入差分信号作为一路信号（2）5脚输入另一路信号（3）其余接线相同（4）观察7脚压控输入端（即PD输出，VCO输入）这一部分是我比较疑惑的地方，我姑且分开两个方面来阐述：一部分是我能够理解的；另一部分是我不太能理解的。1、我不能理解的情况：首先注意这里面的信号源设置很重要：1、 两个输入信号源的频率均为1kHz ，结果如下：信号源1参数设置：信号源2参数设置如下;【注意】上图中“phase”这一项表示开始输出波形的起始相位 那么按照上述设置，两路信号的相位差应该都是0才对运行仿真，结果如下：使用DC档观察，PD输出（即VCO输入，7脚）是有直流电压的 2、而当我把2/3脚输入信号（信号源1相位更改），如下：信号源1：信号源2不变：按照设置此时两路信号相位差应该是180度用示波器观察一下确认两路输入信号可以发现相位差确实更改了接下来再看PD输出波形：可以看到这与第一种情况下得到的PD输出直流波形完全一样！【问题】？首先要满足PLL，一定要满足如下框图中的接线：但是可以发现测试PD的电路中4脚VCO输出端并未接。也就说并没有和PD构成闭环。而5脚和2/3脚构成的两路信号直接送进了PD鉴相器中，我又是从7脚引出观察的，按说这个7脚出来的信号就是PD鉴相出来的差拍电压，但是在上述过程中，无论输入的两路信号相位关系如何，输出始终是一直流，对此我只能立即为VCO输出和PD在内部电路中已经连接了，已经构成了PLL环，因此输出的直流是已经“锁定”的结果。 2、 我能理解的情况：那么，基于上述假设成立的话，就不难理解下面我观察到得现象了：我将观察游标的间隔减小，看到如下：时间轴放大一点：事实上，这是个动态过程，简单描述是：输出的波形忽大忽小，偶尔会突然增大，但是之后又会稳定一段时间。也就说，这段过程反映了锁定的过程中PD输出电压的变化情况【测试部分三：寻找其他原因及期间更换】在结束了上面两个模块的测试后我发现内部的功能模块是正确的，但是输出方波未收到调制的问题还是没有解决，我又开始通过外围电路检测，试图找到原因。后来在使用电压电流探针的检查中我发现：仔细看着一部分：注意到输入的压控端7脚上电压竟然高达11.9V，基本等于12V！这样一来，未受调制的问题似乎有了解释：因为7脚端的直流电压非常高，而前面所测得PD鉴相器的输出电压非常小，与12V比起来可以忽略不计，因此才导致了输出方波未受调制。而在后来我与硬件负责部分的李翀交流时，他给出的实际测试7脚电压大约在10V左右，输出的鉴相器电压大约在100mV左右。那么为什么叠加10V直流上的这么小的交流依然能够起到调制作用呢？李翀给出的解释是：VCO的压控灵敏度很高，即使是00mV级别的电压改变也能引起几kHz的输出变化。这样一来，似乎问题就聚焦到了如何使7脚直流电压降低一点和如何使PD输出的电压幅度大一点的问题上了，由于内部电路繁杂，许多偏置电路更是“牵一发而动全身”。因此想要通过改变偏置电阻的阻值来改变输出幅度难度极大。因此，接下来我只能尝试更换内部器件，我从二个方面都进行了尝试：二极管和晶体管1、 首先是二极管我尝试了理想二极管和IN4148、1N5819、S5227等众多型号，但是效果却不尽如人意这是我替换成为S5227的一部分截图：输出反而更糟糕了：2、 其次是晶体管 在这里我也进行了很多尝试，如尝试将原来的2N222，换成理想晶体管和其他型号。但是效果仍然不好，甚至出乎我的意料是：理想晶体管的效果还没有2N222好。下面是例子：晶体管都换成理想的：但是结果反而出不来了：输出什么都没有了。Part 3 其他方法探索因为multisim仿真暂时出不来，我尝试着其他解决办法3.1 Spic模型仿真这一部分主要是曾志鹏做的，因此我讲简略介绍：我们尝试着能否找到现成的spice模型进行仿真。事实上，我们找到了一种只能用于Pspice软件仿真的spice模型，这里有必要说明一下，虽然spice是一种编程语言，但是不同的仿真软件有自己特定的spice编写格式，spice语言也分为很多种。因此，Pspice的spice模型不能用于Multisim仿真中，这完全不同的两种语言。3.2 集成PLL模块事实上，Multisim中本身已经有集成好的PLL模块可以使用：以“锁相鉴频”电路为例：这是Multisim中已有的PLL集成模块，使用起来很方便：这是“锁相鉴频”电路：注意PLL集成模块的参数设置：如上图，设置参数如下：（1） PD增益（2） VCO增益（3） VCO自由振荡频率（4） LPF截止频