一位全加器实验电路方法的研究

一位全加器实验电路 设计方法的研究 班级 姓名 指导老师 - 2 - 摘 要 讨论了采用门电路、译码器、数据选择器和可编程逻辑陈列PL A ,分别设计了4 种一位全加器实验电路,并对各种设计方法进行了 较。 这些方法对其他数字逻辑电路的设计具有指导作用。 前 言 数字逻辑实验电路的分析和设计是计算机硬件的基础知识,也 是学习后续课程的基础,在教学、科研、产品开发等方面都占居十分 重要的地位 1 。在数字计算机中,2 个二进制数之间的加减乘除算 术运算都是由若干加法运算实现的 2 。 全加器是算术逻辑运算的 重要组成部分,对其深入探索研究有重要的意义。 - 3 - 目 录 一、一位全加器及其表达式4 二、一位全加器实验电路的几种设计方法5 2.1 2种用门电路设计的对比5 2.2 用译码器设计 6 2.3 用数据选择器设计 7 2.4 用ROM 设计 8 2.5 用可编程逻辑阵列PLA设计 9 三、Tanner Pro工具使用介绍 11 3.1 S-edit的介绍 11 3.2 用S-edit画图 12 四、各种设计方法的比较 五、参考文献 - 4 - 一、一位全加器及其表达式 在将2 个多位二进制数相加时,除了最低位以外,每位都应该考 虑来自低位的进位,即将2 个对应位的加数和来自低位的进位3 个数 相加, 实现这种运算电路即是全加器 2 。 设A 是加数, B是被加数, CI 是来自低位的进位, S 是本位的 和,CO 是向高位的进位。 根据二进制数加法运算规则和要实现的逻 辑功能,得出一位全加器真值表,见表1。 表1 全加器真值表 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由真值表写出输出S 和CO 的逻辑函数式: S = ABCI + AB CI+ ABCI+ AB CI ( 1) CO = AB CI + ABCI + AB CI+ AB CI ( 2) - 5 - 二、一位全加器实验电路的几种设计方法 逻辑电路的设计,是指根据逻辑问题,设计出电路去满足要求的 逻辑功能. 由于数字电路元器件产品发展很快,品种繁多,集成度高 低不同,性能也各异,导致设计电路的方法多样 3 。在教科书中,一 般只介绍用门电路来设计一位全加器,对其他设计方法没有介绍。 下面将详细介绍几种新的设计方法,以便实验者或产品开发者在使用 全加器时,可以根据具体条件,选择不同的方法完成其功能,从而达到 对数字逻辑电路的设计方法有较全面的理解和掌握。 2.1、 2 种用门电路设计的对比 用门电路设计时,根据不同的设计要求,首先将逻辑函数式变换成 相应的形式, 再选用合适的门电路来设计电路。通过实验可以进一 步理解和掌握逻辑函数形式的相互变换以及逻辑函数各种表示方法 之间的相互转换 4 。根据( 1) 和( 2) 式,可以用与或门实现;若把 （2） 式2 次求反,可用与非门实现；若对其进行其他变换,还可以 有多种门电路实现方式. 例如变换成以下形式： S = ABCI + AB CI+ ABCI+ AB CI =A B CI ( 3) CO = ABCI + ABCI + AB CI+ AB CI =( A B) CI + AB ( 4) 或 CO = ( ( AB CI + ABCI + AB CI+ AB CI)=( ( ( A B) CI)( AB) - 6 - ( 5) 由(3) 和( 4) 式可知,要用2 个异或门( 1 个74L S86) 、2个与门( 1 个74L S08) 、1个或非门( 1个74L S02) 和1 个非门(1 个74L S04) 共4 种门电路来实现,逻辑电路如图1 所示。 由( 3) 式和( 5)式 可知要用2 个异或门( 1 个74L S86) 和3 个与非门( 1 个74L S00) ,逻 辑电路如图2 所示,采用了更少的门电路,线路简单,却实现了同样的 逻辑功能。 图1 四种门电路接成的一位全加器 图2 两种门电路接成的一位全加器 - 7 - 2.2、用译码器设计 因为n 变量译码器的2 n 个输出变量,恰为这n 个输入变量的最小项,而 n 输入变量逻辑函数可写成最小项和的标准形式, 故可用n 变量译 码器实现n 输入变量逻辑函数。 所以用3 线- 8 线译码器74 HC138 可以实现一位全加器。74 HC138 译码器的逻辑函数式为 Y0 = A2A1A0 Y1 = A2A1A0 Y2 = A2A1 A0 Y3 = A2A1 A0 Y4 = A2 A1A0 Y5 = A2 A1A0 Y6 = A2 A1 A0 Y7 = A2 A1 A0 （6） 若令A2 = A , A1 = B , A0 = CI , S1 = 1 , S2 = S3 = 0 , 由(1) 式和( 2) 式得 S = A2A1A0 + A2A1 A0+ A2 A1A0+ A2 A1 A0= ( ( A2A1A0 )( A2A1 A0)( A2 A1A0) ( A2 A1 A0 )= ( Y1Y2Y4Y7) (7) - 8 - CO = A2A1 A0 + A2 A1A0 + A2 A1 A0+ A2 A1 A0 = ( ( A2A1 A0 )( A2 A1A0 )( A2 A1 A0)( A2 A1 A0 )= ( Y3Y5Y6Y7) (8) 则输出端还需要2 个四输入的与非门( 1 个74L S13) ,逻辑电路如 图3 所示. 图3 用74 HC138 接成的一位全加器 2.3、用数据选择器设计 n 选1 数据选择器的功能是在选择输入控制,从n 个输入数据中选择 某一数据送到输出端.双4选1数据选择器74 HC153 有8个数据输入端,若 将A1 和A0 作为2个输入变量,同时令D10D23为第3个输入变量的适 当状态(包括原变量、反变量、0和1) , 就可以在数据选择器的输出 端产生任何形式的三变量组合逻辑函数 2 。 若令A = A1 , B = A0 , S1= S2= 0 ,由( 1) 式和(2) 式得: S = ABCI + AB CI+ ABCI+ AB CI =A1A0D 10 + A1A0 D11 + A1 A0D 12 +A1 A0 D13 ( 9) - 9 - CO = ABCI + ABCI + AB =AB0 + AB CI + ABCI + AB 1 =A1A0D 20 + A1A0 D21 + A1 A0D 22 +A1 A0 D23 ( 10) 则：D10 = D13 = D21 = D22 = CI D11 = D12 = CI D20 = S1= S=0 D23 = 1 逻辑电路如图4 所示。 图4 用74 HC153 接成的一位全加器 2.4、 用ROM 设计 ROM 中的地址译码器形成了输入变量的所有最小项,即实现了逻辑变 量的与运算。ROM 中的存储矩阵实现了最小项的或运算, 即形成各 个逻辑函数,所以,可以把ROM 看成是由与门阵列和或门阵列组成的, 与门阵列的输出(字线mi )与输入地址变量的最小项相对应,而或阵 列的输出可由与门阵列的输出组合而成 2 ,4 ,输出逻辑函数如 (1) 式和(2) 式所示。一位全加器点阵图如图5 所示。 - 10 - 图5 用ROM 接成的一位全加器 2.5、用可编程逻辑阵列PLA 设计 可编程逻辑阵列PL A 的与、或阵列均可编程 5 ,采用的是熔丝编程 方式 2 。方法与用ROM生成函数的方法相似,二者的区别在于用ROM 实现逻辑函数是基于该逻辑函数的最小项表达式F = mi ,而用PL A 实现逻辑函数是基于该逻辑函数的最简与或表达式F = Pi ,所 以用PL A 来实现逻辑函数比用ROM 实现逻辑函数更简单、灵活。 用PL A 实现函数时,先将逻辑函数(1) 和(2) 式化简,化简后为 S = ABCI + AB CI+ ABCI+ AB CI (11) CO = ABCI + ABCI + AB (12) 编程后的逻辑图如图6 所示,与图5 相似。 - 11 - 图6 用PL A 接成的一位全加器 - 12 - 三、Tanner Pro工具使用介绍 Tanner Tools Pro是一种集成电路软件设计，包括以下几种工具： S-Edit(编辑电路图) T-Spice（电路分析与模拟） W-Edit（显示T-Spice模拟结果） L-Edit（编辑布局图，自动布局布线，DRC，电路转化） LVS（版图和电路图对比） 3.1 S-Edit介绍 1、使用S-Edit编辑基本元件的符号（NMOS） （1）打开S-Edit程序，建立新设计（design）之后，新建一个 cell（注意选择View type为symbol）,取名NMOS_MY。 - 13 - （2）将Devices库添加到设计中，从中找出NMOS元件，复制到刚建 立的单元中。 （3）编辑元件特性。可以通过改变元件中的相应参数值，来改变信 道长度L，信道宽度W，源极周长PS，源极面积AS，漏极周长AD。 （4）当然也可以手动绘制NMOS管，并将全部元件特性进行设置，设 置时间可以参考已有元件库。 2、使用S-Edit设计简单的逻辑电路 （1）打开S-Edit程序，新建design(file-new-new design),保存命 名。新建CELL（cell-new view）。 （2）增加必要元件库（FILE-OPEN-Add library）。可以在S-Edit 左侧看到各库中元件，可以通过选择相应库中的元件并点击其下方 的instance来引用该元。 （3）从元件库中引用模块。 （4）移动各对象，正确连接相关节点。 （5）加入联机：完成各端点的信号连接（左键转向，右键终止）。 （6）加入输入输出端口：用输入端口按钮和输出端口按钮。 3.2 用S-edit画图 半加器 输入 输出 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 - 14 - 逻辑门电路 此为电路图，应在schematic状态下 符号图 - 15 - 半加器组成的全加器电路图 全加器的符号图 由一位全加器组成的四位全加器电路图 - 16 - 四位全加器符号图 所有元件例化的模块及元件（快捷键I调用） 4、 各种设计方法的比较 用门电路设计,适用于较为简单的数字系统,如组合逻辑电路的逻 辑变量和输出函数较少,设计灵活,电路成本低。 但当数字系统较为 - 17 - 复杂时,电路所用逻辑器件增多,体积大,价格高,功耗大,信号传输速 度慢,接线错综复杂,信号受外部干扰严重,可靠性低,同时设计本身 也较复杂 6 。 这时常采用译码器和数据选择器设计,其优点是成本 低,体积小,功耗低,速度快,可靠性强 7 ,设计时只需将外部管脚接 好。但设计受其功能的限制,灵活性不如门电路的设计。 对于最小 项数目较多的逻辑函数常采用ROM 或PL A 可编程逻辑阵列设计,若 用门电路、译码器或数据选择器,将使元器件数目增大,连线增多,在 速度和可靠性及成本上均难以接受。 五、参考文献 1 赵英侠,陈曙光,何涛发. 物理电学实验仿真软件的 设计J . 物理实验,2008 ,28 (2) :14216 . - 18 - 2 阎石. 数字电子技术基础 M . 北京:高等教育出 版社,2006 . 3 候建军. 数字电子技术基础 M . 北京:高等教育 出版社,2003. 4 余孟尝. 数