《计算机组成原理》课后习题答案

计算机组成原理 考试大纲 第一章 计算机体系结构和计算机组成 冯。诺伊曼体系的特点 第二章 数制和数制转换 各种码制的表示和转换 浮点数的表示 补码加减法 布思算法 浮点数的加减法 海明码的计算 练习： 5， 6， 7， 8， 10 1、 已知 X=19， Y=35，用布思算法计算 XY 和 X( 2、 使用 54标准格式表示下列浮点数： 1/16， 384， 2。 3、 已知 X= Y= 计算 X+Y， XY 和 X/Y。 4、 某浮点数字长 12 位，其中阶符 1位，阶码数值 3位，尾符 1位，尾数数值 7位，阶码和尾数均用补码表示。它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？ 5、 求有效信息位为 01101110的海明码校验码。 第三章 练习： 5 解释下列概念： 第四章 总线的分类 总线操作周期的四个传输阶段 总线仲裁的概念及其分类 异步通信方式的种类 总线的最大传输率 第五章 存储器的分类 存储容量的扩展 点以及分类 3C 练习： 4， 5， 7 1一个容量为 16K32 位的存储器，其地址线和数据线的总和是多少 ?用下列存储芯片时，各需要多少片 ? 1K4 位， 2K8 位， 4K4 位， 16Kl 位， 4K8 位， 8K8 位 2现有 1024l 的存储芯片，若用它组成容量为 16K8 的存储器。 (1)实现该存储器所需的芯片数量 ? (2)若将这些芯片分装在若干块板上，每块板的容量为 4K8 ，该存储器所需的地址线总数是多少 ?几位用于选片 ?几位用作片内地址 ? (3)画出各芯片的连接逻辑图。 3设某机主存容量为 46块包含 8个字，每字 32位，设计一个 4路组相联映射 (即 个块 )的 求： (1)画出主存地址字段中各段的位数。 (3)若 倍，试问有 度提高多少倍 ? 第六章 I/中断处理的步骤 第七章 令周期的概念，完整的周期包括哪些 第八章 操作码和地址码 扩展操作码技术 大端和小端 寻址技术 中缀和后缀表达式 绕运算和饱和运算 习题 1， 2， 4， 5， 6 1、 有可能设计出一种 12 位长的指令格式对下列指令进行编码吗？其中每个寄存器需要 3 位编码。 a. 4 条 3 寄存 器指令 b. 255 条单寄存器指令 c. 16 条 0 寄存器指令 2、 某机指令字长 16 位，每个操作数的地址码为 6 位，指令分为零地址、一地址、二地址三种格式。若两地址指令有 K 种，零地址指令有 L 种，则一地址指令最多有几种？ 4、一台处理机具有如下指令格式： 位 位 位 位 X 寄存器 目的寄存器 地址 格式表明有位通用寄存器（长度 16 位）， X 指定寻址模式，主存实际容量为 k 字。 1) 假设不用通用寄存器也能直接访问主存中的每一个单元，请问地址码域应分配多少位？指令字长度应有多少位？ 2) 假设 X=11 时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规划，使得被指定的通用寄存器能访问 1M 主存空间中的每一个单元。 5、请将下面的中缀表达式转换成逆波兰表达式。 a. A+B+C+b. (C+D)+E c. (AB)+(CD)+E d. ()/F)/G)H 6、请将下面的逆波兰表达式转换成中缀表达式。 a. b. D/+ c. / d. +G + 第九章 控制器的功能 控制器的组成部件 微操作命令分析 输入控制信号和输出控制信号 硬布线控制器的结构 微程序控制器的组成部件 固件的概念 微指令的格式 习题 3 4 位宽。微指令格式的控制部分分成两个字段。一个 13 位的微操作字段用来指定将要完成的微操作，一个地址选择字段用来指明能引起微指令转移的 8 种条件。 1）地址选择字段有多少位 ? 2）地址字段有多少位 ? 3）控制存储器容量有多大 ? 第十章 同时性和并发性 并行计算机体系结构的分类 流水线及其性能指标 题型：填空（ 10*2）选择（ 10*1）简答（ 4*5）综合（ 5*10） 课后习题解答 第二章习题 2设机器字长为 8位（含一位字符位在内），写出对应下列各真值的原码、反码和补码： 68 解： 87 168 原码 1,101 1010 1,101 0111 - 反码 1,010 0101 1,010 1000 - 补码 1,010 0110 1,010 1001 - 原码：最高位为符号位，数值部分是真值的绝对值。 反码：正数的反码与原码相同；负数的反码符号位不变，数值部分各位取反。 补码：正数的反码与原码相同；负数的补码符号位不变，数值部分各位取反后再加 1。 由于 8位有符号的数表示范围： 27，所以 168 溢出。 4已知 X=Y=99。设机器字长为 8位，用补码运算规则计算 X+ 解： X原 =1,100 0010 X补 =1,011 1110 Y原 =0,110 0011 Y补 =0,110 0011 =1,001 1101 X+Y补 =X补 +Y补 =1,011 1110 + 0,110 0011=00,010 0001 =X补 + =1,011 1110 + 1,001 1101=10,101 1011（溢出） 5已知 X=19， Y=35，用布思算法计算 X ( 解： 无符号数乘法的规则： :A 点，同步通信可用于点 多。 （ 3）通信效率：异步通信低，同步通信高。 第五章习题 4一个容量为 16K 32位的存储器，其地址线和数据线的总和是多少？用下列存储芯片时，各需要多少片？ 1K 4 位， 2K 8 位， 4K 4位， 16K 1位， 4K 8位， 8K 8位 解： 由于 214=16K，地址线为 14位； 32 位的字宽需要 32根数据线。所以地址线和数据线的总和 为 46位。 组成 16K 32位的存储器需要以下芯片： 1K 4位的片数： 1 6 3 214K K 位 位=128 2K 8位的片数： 1 6 3 228K K 位 位=32 4K 4位的片数： 1 6 3 244K K 位 位=32 16K 1 位的片数： 1 6 3 21 6 1K K 位 位=32 4K 8位的片数： 1 6 3 248K K 位 位=16 8K 8位的片数： 1 6 3 288K K 位 位=8 5现有 1024 1的存储芯片，若用它组成容量为 16K 8的存储器，则 （ 1）实现该存储器所需的芯片数量多少？ （ 2）若将这些芯片分装在若干块板上，每块板的容量为 4K 8，该存储器所需的地址线总数是多少？几位用于片选？几位用作片内地址？ （ 3）画出各芯片的连接逻辑图。 解： （ 1）所需的芯片数： 1 6 81 0 2 4 1K 位 位=128 （ 2）由于 214=16K，地址线为 14 位；存储器所需的块板数 1 6 848K K 位 位=4，需要 2位用于片选，142位用于片内地址。 （ 3） 7设某主机主存容量为 4量为 16块包含 8 个字，每字 32 位，设计一个 4 路组相连映射（即 个块）的 求： （ 1）画出主存地址字段中各段的位数。 （ 2）设 ,1,2， 99 号单元读出 100个字（主存一次读出一个字），并重复按此次序读 8次，问命中率是多少？ （ 3）若 倍，试问有 度提高多少倍？ 解： （ 1）每块的大小： 8字 32位 /8位 =32B，所以页内地址用 5位表示； 要 2位表示； 62B=512 块，每组包含 4块，所以总共有 128组，需 7位表示； 主存的页数： 422，内存地址为 22 位，剩余的 8位。 前三位段用于主存页的标记；后三个位段表示 （ 2）第一次访问时， 100个字都不能命中；由于它们能同时存放在 后的 7次访问都能命中。命中率为： 7 100/8 100=（ 3） 设访问 t，则访问主存的时间为 6t。 无 问的时间为 800 6t=4800t 有 问的时间为 100 6t+700 t=1300t 速度提高的倍数为： 4800t/1300t=八章习题 2位长的指令格式对下列指 令进行编码吗？其中每一个寄存器需要 3位编码。 （ 1） 4条 3寄存器指令 （ 2） 255条单寄存器指令 （ 3） 16条 0寄存器指令 解： 3条寄存器指令：可从 212=8种编码中选 4种，剩 4个编码 单寄存器指令：可扩展出 4*26=256种编码中选 255 种，剩 1个编码 0寄存器指令：剩下一个编码与 3位地址只能扩展出 1*23=8种编码 所以，不能设计出一种 12位长的指令格式以上指令进行编码。 2某机指令字长 16 位，每个操作数的地址为 6 位，指令分为零地址，一地址，二地址 3 种格式。若两地址指令有 地址指令有 一地址指令最多有几种？ 解：扩展操作码技术：使操作码的长度随着地址数的减小而增加，不同地址数的指令可以具有不同长度的操作码。 二地址指令： 若设计 有 24 一地址指令： 可用于扩展 (24 26种一地址指令，若设计 X 种一地址指令，还有 (24 26用于扩展为零地址指令。 零地址指令： 可设计的零地址指令数为： (24 26 26=L 解方程得一地址指令最多有 X=(24 26 操作码 地址码 1 地址码 2 操作码 地址码 1 操作码 6 位 6 位 4 位 10 位 6 位 16 位 组内页号 页内地址 5位 2位 7位 8位 2 位 6 位 3 位 3 位 X 寄存器 目的寄存器 地址 格式表明有 8 位通用寄存器（长度 16 位）， X 指定寻址模式，主存实际容量为 156K 字。 （ 1） 假设不用通用寄存器也能直接访问主存中得每一个单元，请问地址码域应分配多少位？指令字长度应有多少位？ （ 2） 假设 X=11,时，指定的那个通过通用寄存器用做基址寄存器，请提出一个硬件设计规则，使得被指定