第七章组合逻辑电路.ppt

1、2020年9月8日星期二,1,1组合逻辑电路的分析与设计方法,2 加法器,3 编码器,4 译码器,5 数据选择器,6 数据分配器,第7章 组合逻辑电路,2020年9月8日星期二,2,组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈回路（无记忆）,组合逻辑电路的分析与设计方法,2020年9月8日星期二,3,1、根据给定的逻辑电路图写出函数的逻辑表达式。 2、用卡诺图或公式法化简，求出最简与或表达式。 3、列真值表。 4、说明电路的逻辑功能。,分析(电路功能),一般步骤为,1 组合逻辑电路的分析,2020年9月8日星期二,4,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2

2、,逐级写出,例：,2020年9月8日星期二,5,最简与或表达式,3,真值表,3,4,电路的逻辑功能,是一种3人表决电路：只要有2票或3票同意，表决就通过。,4,2020年9月8日星期二,6,逻辑图,逻辑表达式,例：,最简与或表达式,2020年9月8日星期二,7,真值表,用与非门实现,输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算关系。,电路的逻辑功能,2020年9月8日星期二,8,设计(功能电路) 设计一般步骤为 1、逻辑抽象（确定输入输出变量；设定变量；状态赋值）。 2、列真值表。 3

3、、化简成最简表达式。 4、根据最简表达式或适当变形后的函数表达式，画出逻辑图。,2 组合逻辑电路的设计,2020年9月8日星期二,9,真值表,电路逻辑抽象,例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。,2020年9月8日星期二,10,逻辑表达式或化简,已为最简与或表达式,逻辑变换,逻辑电路图,用与非门实现,用异或门实现,2020年

4、9月8日星期二,11,真值表,电路逻辑抽象,逻辑表达式,例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,2020年9月8日星期二,12,卡诺图,最简与或表达式,化简,逻辑变换,逻辑电路图,化简,1,1,1,Y=,AB,+AC,2020年9月8日星期二,13,练习：1 交通灯红，黄，绿，正常情况下，一盏灯亮。设计非正常情况报警电路，并用电路

5、图实现。 2 四台设备，每台用户均为10 KW，若这四台设备由F1，F2两台发动机供电，其中，F1的功率为10KW，F2的功率为20KW。四台设备不能同时工作，也不能均不工作。设计发动机供电电路。,2020年9月8日星期二,14,小结,组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。 组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。 组合电路的分析步骤：逻辑图写出逻辑表达式化简列真值表逻辑功能描述。 组合电路的设计步骤：列出真值表写出逻辑表达式或画出卡诺图逻辑表达式化简和变换画出逻辑图。,

6、2020年9月8日星期二,15,1、半加器,半加器和全加器,两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,加法器,2020年9月8日星期二,16,2、全加器,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,2020年9月8日星期二,17,全加器的逻辑图和逻辑符号,2020年9月8日星期二,18,用与门实现,2020年9月8日星期二,19,实现多位二进制数相加的电路称为加法器。,1、串行进位加法器,加法器

7、,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,2020年9月8日星期二,20,2、超前进位加法器,进位表达式,和表达式,4位超前进位加法器递推公式,2020年9月8日星期二,21,超前进位发生器,2020年9月8日星期二,22,小结,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。 按照进位方式的不同，加法器分为串行进位加法器和超前进

8、位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。,2020年9月8日星期二,23,编码器,编码器（Encoder）的概念,用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。 实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二十进制编码器 之分。,使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。 例如：一个由8个开关组成的键盘， 直接接入：需要8条信号传输线； 编码器：只需要3条数据线。（每组输入状态对应一组3位二进制代码）,2020年

9、9月8日星期二,24,输入：I0I7 8个高电平信号， 输出：3位二进制代码Y2Y1Y0。 故也称为8线3线编码器。,普通编码器,用n位二进制代码可对N2n个输入信号进行编码，输出相应的n位二进制代码。,特点：输入I0I7当中只允许一个输入变量有效，即取值为1（高电平有效）。,三位二进制普通编码器,2020年9月8日星期二,25,3位二进制编码器的真值表,2020年9月8日星期二,26,逻辑表达式,逻辑图,2020年9月8日星期二,27,一般编码器输入信号之间是互相排斥的，在任何时刻只允许一个输入端请求编码，否则输出发生混乱。,优先编码器则允许多个输入信号同时要求编码。优先编码器的输入信号有不

10、同的优先级别，多于一个信号同时要求编码时，只对其中优先级别最高的信号进行编码。因此，在编码时必须根据轻重缓急，规定好输入信号的优先级别。,允许同时输入多数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。,二进制优先编码器,2020年9月8日星期二,28,3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的。,设I7的优先级别最高，I6次之，依此类推，I0最低。,功能表,输入高电平有效,输出以原码输出,2020年9月8日星期二,29,逻辑表达式,2020年9月8日星期二,30,逻辑图,8线-3线优先编码器,如果要求输出以反码输出、输入低电平有效，只要在图中的每一个输出端和输

11、入端都加上反相器就可以了。,2020年9月8日星期二,31,集成8线3线优先编码器74LS148,2020年9月8日星期二,32,8线3线优先编码器74LS148逻辑符号图,2020年9月8日星期二,33,74LS148功能表,输入：逻辑0(低电平）有效,输出：反码输出,注意：,2020年9月8日星期二,34,电路扩展应用：,输入信号的连接；,级联问题（芯片工作的优先级）；,输出信号的连接。,解：输入信号 需用两片,2020年9月8日星期二,35,级联问题,高优先级,低优先级,输出信号,2020年9月8日星期二,36,74LS148扩展的16线4线优先编码器,2020年9月8日星期二,37,二

12、 十进制编码器,1. 8421 BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,将09十个十进制数转换为二进制代码的电路，称为二十进制编码器。最常见的二十进制编码器是8421码编码器。,2020年9月8日星期二,38,逻辑表达式,逻辑图,2020年9月8日星期二,39,8421 BCD码优先编码器,真值表,输入：逻辑1(高电平）有效,输出：原码输出,2020年9月8日星期二,40,逻辑表达式,2020年9月8日星期二,41,逻辑图,2020年9月8日星期二,42,集成10线-4线优先编码器,引脚图,输入低电平有效,输出以反码输出,2020年9月8日星期二,43,74LS147功

13、能表,2020年9月8日星期二,44,编码器小结,用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。,2020年9月8日星期二,45,*模型,全译码器,部分译码器,译码器,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,译码器就是把一种代码转换成另一种代码的电路。,2020年9月8日星期二,46,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,译码器(即 Decoder),实现译码功能的电路,202

14、0年9月8日星期二,47,译码器,二进制译码器,非二进制译码器,荧光显示译码器,变量译码器,显示译码器,液晶显示译码器,按显示材料,按显示内容,发光二极管译码器,文字译码器,数字译码器,符号译码器,2020年9月8日星期二,48,二进制译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。,全译码器,2020年9月8日星期二,49,2线4线译码器真值表,逻辑函数：,2线4线译码器电路,2线4线译码器,2020年9月8日星期二,50,3线8线译码

15、器74LS138：,控制电路：,2020年9月8日星期二,51,3线8线译码器74LS138的功能表,片选选通，输入某种状态，则对应的最小项输出项为0。,2020年9月8日星期二,52,74LS138 逻辑功能示意图,3 位二进制码输入端,8 个译码输出端 低电平有效。,2020年9月8日星期二,53,解：输出信号,输入信号和级联问题,2020年9月8日星期二,54,74LS138的级联,3线-8线译码器扩展成4线-16线译码器,2020年9月8日星期二,55,74LS138扩展的4线16线译码器,2020年9月8日星期二,56,二进制译码器的应用很广，典型的应用有以下几种： 实现存储系统的地

16、址译码； 实现逻辑函数； 带使能端的译码器可用作数据分配器。,译码器的应用,2020年9月8日星期二,57,用译码器实现逻辑函数,写出函数的标准与或表达式（最小项之和），并变换为与非-与非形式 ；,画出用二进制译码器和与非门实现这些函数的接线图。,n线2n线译码器有2n个代码组合，包含了n变量函数的全部最小项。当译码器的使能端有效时，每个输出（一般为低电平输出）对应相应的最小项,即 。因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。,一般步骤：,2020年9月8日星期二,58,例：试利用3线8线译码器74LS138设计一个多输出的组合逻辑电路。输

17、出的逻辑函数式为：,解：最小项之和形式,化为与非与非式,2020年9月8日星期二,59,画逻辑电路,2020年9月8日星期二,60,二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。,二-十进制译码器,8421 BCD码译码器,把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,将 BCD 码的十组代码译成 0 - 9 十个对应输出信号的电路，又称 4 线 10 线译码器。,2020年9月

18、8日星期二,61,74LS42 译码器功能表,2020年9月8日星期二,62,集成8421 BCD码译码器74LS42,输出：反码输出,2020年9月8日星期二,63,10 个译码输出端， 低电平 0 有效。,8421BCD 码输入端，从高位到低位依次为 A3、A2、A1 和 A0 。,2020年9月8日星期二,64,0,0,0,1,2020年9月8日星期二,65,数码显示译码器,用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。,在数字系统中，经常需要将数字或运算结果显示出来，以便人们观测查看。数码显示电路是数字系统的重要组成部分 。,数码显示电路通常由译码器、显示器等部分组成。,显示译码器的输出信号用以驱动显示器件，显示出0-9十个数字。,2020年9月8日星期二,66,数码显示电路通常由译码器、显示器等部分