可编程逻辑器件PLD简介.ppt

1、可编程逻辑器件PLD,EDA工作室 E-mail:Z,课程简介,脉冲与数字电路为基础：学习了数字电路的基本设计方法。 可编程逻辑器件：面向实际工程应用，紧跟技术发展，掌握数字系统新的设计方法。 数字信号处理：后续课程，应用的一个方面，由FPGA代替DSP来实现算法，提高系统的速度。,课程宗旨,更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想 更新数字系统设计手段，学会使用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。,数字电路的基本组成,任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的

2、积的形式。 时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。,可编程逻辑器件的定义,逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。,74LS00 是TTL与非门，高电平4V左右，低电平1V左右 vcc 4A 4B 4Y 3A 3B 3Y - 14 13 12 11 10 9 8 1 2

3、3 4 5 6 7 - 1A 2A 1Y 2A 2B 2Y GND Y=nor(A and B) 与非门经常用来实现组合逻辑的运算，,74LS08是2输入四正与门集成电路芯片,常用在各种功能的数字电路系统中. 74ls04是带有6个非门的芯片，他的功能表就不用说了搞电子的地球人应该都知道的,引脚功能图详见下面:,还有一类是可编程逻辑器件，称为PLD（Programmable Logical Device)。如图2所示:,可编程器件,大多数典型的PLD器件是由二级组合网 络构成的。 通常第一级是“与”阵列； 第二级是“或” 阵列。 输入连接“与”阵列，在其中进行“与”逻辑组合，形成乘积项。 然后

4、乘积项转入“或” 阵列，在“或” 阵列中由不同的乘积项构成所要求的逻辑函数输出。,可编程逻辑器件的发展历程,70年代,80年代,90年代,PROM 和PLA 器件,改进的 PLA 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,内嵌复杂 功能模块 的SoPC,可编程逻辑器件的分类,图3-2 按集成度(PLD)分类,简单PLD原理,电路符号表示,图3-3 常用逻辑门符号与现有国标符号的对照,电路符号表示,图3-4PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示,图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示,PLD的电路表示法,乘积项,与门,P

5、LD的电路表示法（续）,或项,或门,0,1,AB,例:,PLD的电路表示法（续）,基本的PLD结构,与阵列可编程,或阵列固定,PROM结构,与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM,PROM,图3-9 PROM基本结构：,其逻辑函数是：,PROM,图3-10 PROM的逻辑阵列结构,逻辑函数表示：,PROM,图3-11 PROM表达的PLD图阵列,图3-12 用PROM完成半加器逻辑阵列,用PROM实现组合逻辑电路功能,实现的函数为：,固定连接点 （与）,编程连接点 （或）,PLA

6、结构,PLA的内部结构在简单PLD中有最高的灵活性。,PLA,图3-13 PLA逻辑阵列示意图,PLA,图3-14 PLA与 PROM的比较,二、PAL、GAL器件的结构,1 PAL结构,与阵列可编程使输入项增多，或阵列固定使器件简化。 与项有被浪费的情况且寄存器和I/O数量有限。 或阵列固定明显影响了器件编程的灵活性,PAL,图3-15PAL结构：,图3-16 PAL的常用表示：,PAL实现逻辑函数的原理,用与或阵列实现全加器。 An 、Bn 加数，被加数 Cn 低位进位 Cn+1 本位进位 Sn和数 全加器的最简与或表达式：,AnBnCn,AnBn,AnCn,BnCn,在与/或阵列的基础上

7、再增加触发器,便可以构成既可以实现组合逻辑功能，又可以实现实现时序逻辑功能的PLD器件了。,PAL实现逻辑函数的原理（续）,PAL,图3-17 一种PAL16V8的部分结构图,I/CLK,I/OE,I,I,I,I,I,I,I,I,GND,VCC,I/O,I/O,I/O,I/O,I/O,I/O,I/O,I/O,GAL16V8引脚分布,2 GAL结构(以GAL16V8为例),组成:, 8个输入缓冲器, 8个输出/反馈缓冲器, 8个三态输出缓冲器, 8个输出逻辑宏单元, 1个时钟输入CLK 缓冲器, 1个输出使能缓冲器, 1个可编程的与阵列,1个可编程的与阵列,8个输入缓冲器,8个输出/反馈缓冲器,

8、8个三态输出缓冲器,8个输出逻辑宏单元,1个时钟输入CLK 缓冲器,1个输出使能缓冲器,输出逻辑宏单元（OLMC）结构,1个或门,1个异或门,1个D触发器,结构控制字SYN,输出逻辑宏单元OLMC(n)的5种组态,OLMC(n)的功能取决于熔丝状态SYN、AC0及AC1(n)。 取不同的SYN、AC0及AC1(n)组合，可以得到宏单元OLMC(n)的不同的等效电路，或称不同的组态。,2. GAL16V8的OLMC(n)宏单元的5种组态，如表9.1.6所示。,3. 在ABEL器件库中，根据GAL16V8的不同工作模式，给GAL16V8器件三个工业标号，如表9.1.7所示。,OMUX,11 10

9、00 01,TSMUX,FMUX,PTMUX,OE,VCC,CLK,D,Q,Q,AC0,AC1(n),XOR(n),*AC0,AC1(n),来自相邻引脚（m）,至相邻 宏单元,*对OLMC0和OMLC7 宏单元，反馈通道的AC0由SYN代替,11 0 10,11 0 10,10 11 01 00,GAL输出宏单元结构,时序工作方式：AC0 AC1（n)： 10；模式 组合工作方式：AC0 AC1（n)： 11；00；01模式,结构控制位：AC0-全局位，AC1(n)-局部位,OMUX,11 10 00 01,TSMUX,FMUX,PTMUX,OE,CLK,D,Q,Q,AC0=1,AC1(n)=

10、0,XOR(n),*AC0,AC1(n),来自相邻引脚,至相邻 宏单元,11 0 10,11 0 10,10 11 0,寄存器输出结构,特点：允许8个乘积项，存在内部反馈,OMUX,11 10 00 01,TSMUX,FMUX,PTMUX,AC0=1,AC1(n)=1,XOR(n),*AC0,AC1(n),来自相邻引脚,至相邻 宏单元,11 0 10,11 0 10,10 11 0,带反馈的组合输出结构,特点：允许7个乘积项，双向输入、输出，有三态控制,OMUX,11 10 00 01,TSMUX,FMUX,PTMUX,VCC,AC0=0,AC1(n)=0,XOR(n),*AC0,AC1(n)

11、,来自相邻引脚,11 0 10,11 0 10,10 11 00,专用组合输出结构,特点：允许8个乘积项，单向输出，无反馈。,GAL,图3-23 专用输入结构,图3-24复合输出反馈结构,表9.1.7 GAL16V8器件三个工业标号,GAL16V8的工作模式,图9.1.5 GAL16V8工作于简单模式图,图9.1.6 GAL16V8工作于复合模式,图9.1.7 GAL16V8工作于寄存器模式,课程内容,器件为什么能够编程 了解大规模可编程逻辑器件的结构及工作原理 怎样对器件编程 熟悉一种EDA软件的使用方法（工具） 以Altera公司的QuartusII为例 掌握一种硬件描述语言（方法），以设

12、计软件的方式来设计硬件（重点） 以Verilog语言为例,参考书,王金明，数字系统设计与Verilog HDL，电子工业出版社。 杨晖，大规模可编程逻辑器件与数字系统设计，北京航空航天大学出版社。 褚振勇，FPGA设计及应用，西安电子科技大学出版社。 等等,脉冲与数字电路课程的回顾,布尔函数数字系统数学基础（卡诺图） 数字电路设计的基本方法 组合电路设计 问题逻辑关系真值表化简逻辑图 时序电路设计 列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图,脉冲与数字电路课程的回顾,使用中、小规模器件设计电路（74、54系列） 编码器（74LS148） 译码器（74LS154） 比较器（

13、74LS85） 计数器（74LS193） 移位寄存器（74LS194） ,脉冲与数字电路课程的回顾,设计方法的局限 卡诺图只适用于输入比较少的函数的化简。 采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。 设计系统所需要的芯片种类多，且数量很大。,脉冲与数字电路课程的回顾,采用中小规模器件的局限 电路板面积很大，芯片数量很多，功耗很大，可靠性低提高芯片的集成度 设计比较困难能方便地发现设计错误 电路修改很麻烦提供方便的修改手段 PLD器件的出现改变了这一切,管脚数目： 208个 电源： 3.3V（I/O） 2.5V（内核） 速度 250MHz 内部资源 4992个逻辑单元 10万个逻辑门 49152 bit的RAM,PLD的发展趋势,向高集成度、高速度方向进一步发展 最高集成度已达到400万门 向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低 内嵌多种功能模块 RAM，ROM，FIFO，DSP，CPU 向数、模混合可编程方向发展,大的PLD生产厂家, 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商