《逻辑门电路》PPT课件.ppt

1、第三章 逻辑门电路,3.1 晶体管的开关特性 3.2 基本逻辑门电路 3.3 TTL逻辑门 3.4 其他双极型电路 3.5 MOS 逻辑门 3.6 编程逻辑器件 (PLD)简介,实现基本逻辑运算和常用复合逻辑运算的电子电路,与,或,非,与 非,或 非,异或,与或非,3.1 晶体管的开关特性 3.1.1 概 述,第三章 逻辑门电路,一、逻辑变量与两状态开关,低电平,高电平,断开,闭合,高电平 3 V,低电平 0 V,二值逻辑:,所有逻辑变量只有两种取值(1 或 0)。,数字电路:,通过电子开关 S 的两种状态(开或关) 获得高、低电平，用来表示 1 或 0。,逻辑状态,1,0,0,1,S 可由二

2、极管、三极管或 MOS 管实现,二、高、低电平与正、负逻辑,负逻辑,正逻辑,高电平和低电平是两个不同的可以截然区别开来的电压范围。,0,1,1,0,三、分立元件门电路和集成门电路,1. 分立元件门电路,用分立的元器件和导线连接起来构成的门电路。,2. 集成门电路,把构成门电路的元器件和连线，都制作在一块半 导体芯片上，再封装起来。,常用：CMOS 和 TTL 集成门电路,四、数字集成电路的集成度,一块芯片中含有等效逻辑门或元器件的个数,小规模集成电路 SSI,(Small Scale Integration), 10 门/片,或 100 元器件/片,中规模集成电路 MSI,(Medium Sc

3、ale Integration),10 99 门/片,或 100 999 元器件/片,大规模集成电路 LSI,(Large Scale Integration),100 9 999 门/片,或 1 000 99 999 元器件/片,超大规模集成电路 VLSI,(Very Large Scale Integration), 10 000 门/片,或 100 000 元器件/片,3. 1. 2 晶体二极管的开关特性,一、静态特性,1. 外加正向电压(正偏),二极管导通(相当于开关闭合),2. 外加反向电压(反偏),二极管截止(相当于开关断开),硅二极管伏安特性,阴极,A,阳极,K,PN结,二极管的

4、开关作用：,例,uO = 0 V,uO = 2.3 V,电路如图所示，,试判别二极管的工作 状态及输出电压。,二极管截止,二极管导通,解,二、动态特性,1. 二极管的电容效应,结电容 C j,扩散电容 C D,2. 二极管的开关时间,电容效应使二极管的通断需要一段延迟时间才能完成,(反向恢复时间),ton 开通时间,toff 关断时间,一、静态特性,NPN,3. 1. 3 晶体三极管的开关特性,发射结,集电结,b,iB,iC,e,c,(电流控制型),1. 结构、符号和输入、输出特性,(2) 符号,(Transistor),(1) 结构,(3) 输入特性,(4) 输出特性,放大区,截止区,饱 和

5、 区,发射结正偏,放大,i C= iB,集电结反偏,饱和,i C iB,两个结正偏,I CS= IBS,临界,截止,iB 0, iC 0,两个结反偏,电流关系,状态,条 件,2. 开关应用举例,发射结反偏 T 截止,发射结正偏 T 导通,放大还是饱和？,饱和导通条件：,因为,所以,二、动态特性,3.2 基本逻辑门电路,3. 2. 1 二极管与门电路及或门电路,一、二极管与门,3V,0V,符号:,与门（AND gate),UD = 0.7 V,真值表,A B,Y,0 0 0 1 1 0 1 1,0 0 0 1,Y = AB,电压关系表,uA/V,uB/V,uY/V,D1 D2,0 0,0 3,3

6、 0,3 3,导通,导通,0.7,导通,截止,0.7,截止,导通,0.7,导通,导通,3.7,二、二极管或门,uY/V,3V,0V,符号:,或门（AND gate),UD = 0.7 V,真值表,A B,Y,0 0 0 1 1 0 1 1,0 1 1 1,电压关系表,uA/V,uB/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,- 0.7,截止,导通,2.3,导通,截止,2.3,导通,导通,2.3,Y = A + B,正与门真值表,正逻辑和负逻辑的对应关系：,A B,Y,0 0 0 1 1 0 1 1,0 0 0 1,负或门真值表,A B,Y,1 1 1 0 0 1 0 0,1

7、1 1 0,同理：,正或门,负与门,一、半导体三极管非门,T 截止,T导通,3. 2. 2 晶体三极管非门电路,饱和导通条件:,T 饱和,因为,所以,电压关系表,uI/V,uO/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,三极管非门:,A,Y,T1 多发射极三极管,等效电路：,1. A、B 只要有一个为 0,0.3V,1V,T2 、 T4截止,5V,T3 、 D 导通,3. 3 TTL逻辑门,3.3.1 TTL 与非门工作原理,0.7V,3.6V,+VCC +5V,4k,A,D2,T1,T2,T3,T4,D,1.6k,1k,130,Y,输入级,中间级,输出级,D1,B

8、,R1,R2,R3,R4,0.7V,1V,0.3V,4.3V,2.1V,2. A、B 均为 1,理论：,实际：,T2 、 T4 导通,T3 、 D 截止,uO = UCES4 0.3V,TTL 与非门,+VCC +5V,4k,A,D2,T1,T2,T3,T4,D,1.6k,1k,130,Y,输入级,中间级,输出级,D1,B,R1,R2,R3,R4,TTL 与非门,整理结果：,1,1,1,0,3.3.2 TTL与非门的主要参数：,A,B,AB 段：,uI 0.5 V ，,uB1 1.3 V ，,T2 、T4 截止， T3 、D 导通。,截止区,3.6V,BC 段：,T2 开始导通(放大区)，T4

9、 仍截止。,C,线性区,D,转折区,E,饱和区,0.3V,CD 段：,反相器的 阈值电压(或 门槛电压),DE 段：,uI 1.4 V ，,T2 、T4 饱和导通， T3 、D 截止。,uO = UOL 0.3 V,阈值电压,一.传输特性：,4. 输入端噪声容限,uI,uO,G1,G2,输出高电平,典型值 = 3.6 V,输出低电平,典型值 = 0.3 V,输入高电平,典型值 = 3.6 V,输入低电平,典型值 = 0.3 V,UNH 允许叠加的负向噪声电压的最大值,G2 输入高电平时的噪声容限：,UNL 允许叠加的正向噪声电压的最大值,G2 输入低电平时的噪声容限：,传输延迟时间,50%Uo

10、m,50%Uim,Uim,Uom,tPHL 输出电压由高到 低时的传输延迟 时间。,tpd 平均传输延迟时间,tPLH 输出电压由低到 高时的传输延迟 时间。,tPHL,tPLH,典型值： tPHL= 8 ns , tPLH= 12 ns,最大值： tPHL= 15 ns , tPLH= 22 ns,3. 3. 3 TTL 集电极开路门和三态门,一、集电极开路门OC 门(Open Collector Gate),1. 电路组成及符号,OC 门必须外接负载电阻 和电源才能正常工作。,可以线与连接 V CC 根据电路 需要进行选择,2. OC 门的主要特点,线与连接举例：,+V CC,RC,线与,

11、Y,Y,外接电阻 RC 的估算：,n OC 与非门的个数,m 负载与非门的个数,k 每个与非门输入端的个数,IIH,IOH,IOH ：OC门截止时的反向漏电流。,IIH ：与非门高电平输入电流(流入 接在线上的每个门的输入端),1,1. RC 最大值的估算, UOH min,RC ,外接电阻 RC 的估算：,2. RC 最小值的估算,0,最不利的情况：,只有一个 OC 门导通，iR 和 iI 都流入该门。,IOL： OC 门带灌电流负载的能力。,iI,IIL,IOL,IIL ：与非门低电平输入电流(每个门只有一个，与输入端的个数无关), IOL,iR ,RC ,二、 三态门 TSL门(Thre

12、e - State Logic),(1) 使能端低电平有效,1. 电路组成,使能端,(2) 使能端高电平有效,EN,以使能端低电平有效为例：,2. 三态门的工作原理,P,Q,P = 1（高电平）,电路处于正常工作状态：,D3 截止，,（Y = 0 或 1）,使能端,P = 0 (低电平),D3 导通,T2 、T4截止,uQ 1 V,T3、D 截止,输出端与上、下均断开,可能输出状态： 0、1 或高阻态,Q,P, 高阻态,记做 Y = Z,使能端,3. 应用举例：,(1) 用做多路开关,(2) 用于信号双向传输,(3) 构成数据总线,数据总线,注意：,任何时刻，只允许一个三态门使能， 其余为高阻

13、态。,3.4 其他双极型电路,3.4.1 ECL电路,射极耦合逻辑,简称ECL,它是非饱和型电路,主要特点是有极高的工作速度,负载能力强功耗很大，抗干扰能力较差。,3.4.2 I2L电路,集成注入逻辑，简称I2L电路，主要特点是集成度很高，功耗较低，工作电源电压低，工作电流低，但输出电压幅度小，工作速度低。,3. 5 MOS 逻辑门,3.5.1 MOS场效应管,1. 结构和特性：,(1) N 沟道,栅极 G,漏极 D,B,源极 S,3V,4V,5V,uGS = 6V,可 变 电 阻 区,恒流区,UTN,iD,开启电压 UTN = 2 V,衬 底,漏极特性,转移特性,uDS = 6V,截止区,P

14、 沟道增强型 MOS 管 与 N 沟道有对偶关系。,(2) P 沟道,栅极 G,漏极 D,B,源极 S,iD,衬 底,开启电压 UTP = - 2 V,参考方向,3. MOS 管的开关特性 (1) N 沟道增强型 MOS 管,开启电压 UTN = 2 V,(2) P 沟道增强型 MOS 管,开启电压 UTP = - 2 V,3.5.2 NMOS 逻辑门,MOS管截止,2.,MOS 管导通（在可变电阻区）,真值表,0,1,1,0,A,Y,1.,故,3.5.3 CMOS 逻辑门,一、 CMOS 非门,1.电路组成及工作原理,uA,uGSN,uGSP,TN,TP,uY,0 V, UTN, UTP,截

15、止,导通,10 V,10 V, UTN, UTP,导通,截止,0 V,UTN = 2 V,UTP = - 2 V,输入端保护电路:,C1、C2 栅极等效输入电容,(1) 0 uA VDD + uDF,(2) uA VDD + uDF,D 导通电压： uDF = 0.5 0.7 V,(3) uA - uDF,二极管导通时，限制了电容两端电压的增加。,保护网络,D1、D2、D3 截止,D2、D3 导通,uG = VDD + uDF,D1 导通,uG = - uDF,2.静态特性,(1) 电压传输特性：,iD,A,B,C,D,E,F,UTN,VDD,UTH,UTP,UNL,UNH,AB 段：,uI

16、UTN ，,uO = VDD 、 iD 0， 功耗极小。,TN 截止、TP 导通，,BC 段：,TN 导通，uO 略下降。,CD 段：,TN、TP 均导通。,DE、EF 段：,与 BC、AB 段对应，TN、TP 的状态与之相反。,转折电压,指为规定值时，允许波动的最大范围。,UNL：,输入为低电平时的噪声容限。,UNH：,输入为高电平时的噪声容限。,= 0.3VDD,噪声容限：,(2) 电流传输特性：,iD,UTH,电压传输特性,电流传输特性,AB、EF 段： TN、TP总有一个为 截止状态，故 iD 0 。,CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max

17、) 。,阈值电压：,UTH = 0.5 VDD,（VDD = 3 18 V）,A B,TN1 TP1 TN2 TP2,Y,0 0,0 1,1 0,1 1,截,通,截,通,通,通,通,截,截,通,截,截,截,截,通,通,1,1,1,0,与非门,二、CMOS 与非门,Y =,或非门,三、CMOS 或非门,A B,TN1 TP1 TN2 TP2,Y,0 0,0 1,1 0,1 1,截,通,截,通,通,通,通,截,截,通,截,截,截,截,通,通,1,0,0,0,四、 CMOS 与或非门和异或门,1. CMOS 与或非门,1). 电路组成：,A,B,C,D,Y,2). 工作原理：,由CMOS 基本电路(

18、与非门和反相器)组成。,五、 CMOS传输门,(双向模拟开关),1. 电路组成：,2. 工作原理：,TN、TP均导通，,TN、TP均截止，,导通电阻小(几百欧姆),关断电阻大 ( 109 ),(TG 门 Transmission Gate),六、CMOS 三态门,1. 电路组成,2. 工作原理,Y 与上、下都断开,TP2、TN2 均截止,Y = Z(高阻态 非 1 非 0),TP2、TN2 均导通,1,0,控制端低电平有效,(1 或 0),3. 逻辑符号,七、CMOS 漏极开路门,(OD门 Open Drain),1. 电路组成,B,A,+VDD,RD,外接,符号,(1) 漏极开路，工作时必须

19、外接电源和电阻。,2. 主要特点,(2) 可以实现线与功能：,输出端用导线连接起来实现与运算。,P1,P2,+VDD,Y,RD,(3) 可实现逻辑电平变换：,(4) 带负载能力强。,3. 5. 4 CMOS 电路使用注意事项,一、CC4000 和 C000 系列集成电路,1. CC4000 系列：,符合国家标准，电源电压为 3 18 V，功能和外部引线排列与对应序号的国外产品相同。,2. C000 系列：,早期集成电路，电源电压为 7 15 V，外部引线排列顺序与 CC4000 不同，用时需查阅有关手册。,传输延迟时间 tpd,标准门 = 100 ns,HCMOS = 9ns,HCMOS: 5

20、4/74 系列,54/74 HC(带缓冲输出),54/74 HCU(不带缓冲输出),54/74 HCT(与 LSTTL 兼容),二、高速 CMOS (HCMOS) 集成电路,三、CMOS 集成电路的主要特点,(1) 功耗极低。,LSI：几个 W ， MSI：100 W,(2) 电源电压范围宽。,CC4000 系列：VDD = 3 18 V,(3) 抗干扰能力强。,输入端噪声容限 = 0.3VDD 0.45VDD,(4) 逻辑摆幅大。,(5) 输入阻抗极高。,(6) 扇出能力强。,扇出系数：带同类门电路的个数，其大小 反映了门电路的带负载能力。,(7) 集成度很高，温度稳定性好。,(8) 抗辐射

21、能力强。,(9) 成本低。,CC4000系列： 50个,四、CMOS 电路使用中应注意的几个问题,1. 注意输入端的静电防护。,2. 注意输入电路的过流保护。,3. 注意电源电压极性。,5. 多余的输入端不应悬空。,6. 输入端外接电阻的大小不会引起输入电平的变化。,与门 、 与非门 ：接电源 或 与其他输入端并联,或门 、 或非门 ：接地 或 与其他输入端并联,多余输入端 的处理,思考原因？,4. 输出端不能和电源、地短接。,因为输入阻抗极高 （ 108 ）,故 输入电流 0 ，电阻上的压降 0。,3.6 编程逻辑器件 (PLD)简介,3.6.1 PLD的基本概念与表示符号,1. 基本结构,

22、2.缓冲器的表示方法,3.导线交叉点上的连接方式,5.或门表示法,4. 与门表示法,3.6.2 PLD的基本结构,1. 按可编程情况分,(1) PROM, 可编程只读存储器,I2 I1 I0,O2 O1 O 0,与阵列 (固定),或阵列 (可编程),缺点： 只能实现标准 与或式 芯片面积大 利用率低,不经济,用途： 存储器 函数表 显示译码电路,(Programmable Read Only Memory）,(2) PLA, 可编程逻辑阵列,与阵列 (可编程),或阵列 (可编程),优点： 与阵列、或阵列 都可编程 能实现最简与或式,缺点： 价格较高 门的利用率不高,(Programmable

23、Logic Array),(3) PAL, 可编程阵列逻辑,与阵列 (可编程),或阵列 (固定),优点： 速度高 价格低 采用编程器现场 编程,缺点： 输出方式固定 一次编程,(Programmable Array Logic),(4) GAL, 通用阵列逻辑,与阵列 (可编程),或阵列 (固定),优点： 具有 PAL 的功能 采用逻辑宏单元 使输出自行组态 功能更强，使用 灵活，应用广泛,(Generic Array Logic),2. 按可编程和改写方法分,3. 按组合、时序分,组合型 PAL,组合 电路,PROM、 PLA,时序 电路,时序型 PAL,GAL,(也可实现组合电路),第三章 小结,一、半导体二极管、三极管和 MOS 管,是数字电路中的基本开关元件，一般都工作在开关状态。,1. 半导体二极管：,是不可控的，利用其开关特性可构成二极管与门和或门。,2. 半导体三极管：,是一种用电流控制且具有放大特性的开 关元件， 利用三极管的饱和导通与截止 特性可构成 非门 和其它 TTL 集成门电 路。,3.