微机原理与接口技术【5】.ppt

1、微机原理与接口技术,第五讲,2,第二章 8086系统结构,微型计算机的发展概况 8086CPU内部结构 8086CPU引脚及功能 8086CPU存储器组织 8086CPU系统配置 8086CPU时序,内 容 提 要,3,2-4 8086系统配置,简述,4,二、最小模式系统 【 8086系统配置】,5,8282/8283是三态缓冲的8位数据锁存器，8282的输入和输出信号同相(8283的输入和输出信号反相)。,地址锁存器8282/8283,二、最小模式系统 【 8086系统配置】,6,8286/8287是三态8位双向数据收发器，可增加驱动能力。8286数据输入与输出同相(8287数据输入与输出反

2、相)。,双向数据总线收发器8286/8287,二、最小模式系统 【 8086系统配置】,7,产生CLK信号，该CLK信号是8086CPU的内部和外部的时间基准信号，由驱动门电路进行功率放大 。,时钟发生器8284,二、最小模式系统 【 8086系统配置】,8,三、最大模式系统 【 8086系统配置】,9,三、最大模式系统 【 8086系统配置】,10,第二章 8086系统结构,微型计算机的发展概况 8086CPU内部结构 8086CPU引脚及功能 8086CPU存储器组织 8086CPU系统配置 8086CPU时序,内 容 提 要,11,有关概念介绍,主频，外频，倍频系数 T状态 总线周期 指

3、令周期 时序 时序图,12,一、主频，外频，倍频系数,CPU是在时钟信号的控制下工作,时钟信号 是一个按一定电压幅度， 一定时间间隔发出的脉冲信号,CPU所有的操作都以时钟信号为基准 CPU 按严格的时间标准发出地址，控制信号， 存储器、接口也按严格的时间标准送出或接受数据。 这个时间标准就是由时钟信号确定。,CLK,13,CPU的主频或内频指CPU的内部工作频率。 主频是表示CPU工作速度的重要指标， 在 CPU其它性能指标相同时, 主频越高, CPU 的速度越快 CPU的外频或系统频率指CPU的外部总线频率。 倍频系数指CPU主频和外频的相对比例系数。 8088/8086/80286/80

4、386的主频和外频值相同; 从80486DX2开始，CPU的主频和外频不再相同，将外频按一定的比例倍频后得到CPU的主频，即： CPU主频 = 外频 倍频系数 PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按照一定的比例分频得到。,一、主频，外频，倍频系数,14,内频,外频,倍频系数5.5,15,外频性能指标 8088CPU 频率f ：1秒内的脉冲个数 4.77MHz 周期 T = 1/ f 210s 占空比：高电平在一个周期中的比例 1 :3,一、主频，外频，倍频系数,16,相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称 T状态（T周期）。,二、T状态,每个T状态包括：下降

5、沿、低电平、上升沿、高电平,17,CPU通过总线完成与存储器、I/O端口之间的操作，这些操作统称为总线操作。,三、总线周期,18,执行一个总线操作所需要的时间称为总线周期。,三、总线周期,19,一个基本的总线周期通常包含 4 个T状态， 按时间的先后顺序分别称为T1、T2、T3、T4,三、总线周期,20,执行一条指令所需要的时间称为指令周期。 执行一条指令的时间: 是取指令、执行指令、取操作数、存放结果所需时间的总和(用所需的时钟周期数表示)。,四、指令周期,例 : MOV BX, AX ;2个T周期 MUL BL ;7077个T周期,21,不同指令的执行时间(即指令周期)是不同的; 同一类型

6、的指令，由于操作数不同，指令周期也不同,例 MOV BX, AX 2个T周期 MUL BL 7077个T周期 MOV BX , AX 14个T周期,四、指令周期,22,例2 执行ADD BX , AX 包含: （1) 取指令 存储器读周期 （2) 取 ( DS:BX )内存单元操作数 存储器读周期 （ 3) 存放结果到 ( DS:BX )内存单元 存储器写周期,例1 执行 MOV BX, AX 包含: 取指令 存储器读周期,执行指令的过程中，需从存储器或I/O端口读取或存放数据，故一个指令周期通常包含若干个总线周期。,四、指令周期,23,为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，

7、按一定的时间顺序发出有效信号，这个时间顺序就是时序。,五、时序,描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图。,24,六、时序图,例 IBM PC/XT 总线上存储器读周期时序,25,时序图以时钟脉冲信号作为横坐标轴，表示时间顺序； 纵轴上是有关操作的引脚信号随时间发生变化的情况, 时序图中左边出现的事件发生在右边之前。,例 IBM PC/XT 总线上存储器读周期时序,六、时序图,26,第二章 8086系统结构,微型计算机的发展概况 8086CPU内部结构 8086CPU引脚及功能 8086CPU存储器组织 8086CPU系统配置 8086CPU时序,内 容 提

8、 要,27,加深对指令执行过程及计算机工作原理的了解。 设计接口时，需考虑各引脚信号在时序上的配合。,学习时序的目的,28,主 要 内 容,概述 系统的复位和启动 最小模式下的总线操作 最小模式下的总线保持,2-5 8086CPU时序,29,一、概述 【8086CPU时序】,概念,计算机工作过程：在时钟脉冲CLK统一控制下的指令执行过程。 8086的时钟频率为5MHz，时钟周期或T状态为200s。,指令周期（Instruction Cycle）： 执行一条指令所需的时间称为指令周期。不同指令的指令周期的长短是不同的一个指令周期由几个总线周期组成。 总线周期（Bus Cycle）： BIU完成一

9、次访问存储器操作所需要的时间，称作一个总线周期。一个总线周期由几个T状态组成。 时钟周期(Clock Cycle)：CPU的时钟频率的倒数，也称T状态。,30,注意：,在80868088CPU中，每个总线周期至少包含4个时钟周期(T1T4)，一般情况下，在总线周期的T1状态传送地址，T2T4状态传送数据。,一、概述 【8086CPU时序】,31,复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启动，RESET至少维持4个时钟周期的高电平。,复位操作：当RESET信号变成高电平时，80868088CPU结束现行操作，各个内部寄存器复位成初值。,二、系统的复位与启动 【8086CP

10、U时序】,32,复位后程序执行：代码段寄存器CS=FFFFH，指令指针IP=0，从内存的FFFF0H处开始执行指令。在FFFF0处存放了一条无条件转移指令，转移到系统引导程序的入口处，这样系统启动后就自动进入系统程序。 可屏蔽中断被屏蔽：标志寄存器被清0，程序中要用指令STI来设置中断允许标志。,二、系统的复位与启动 【8086CPU时序】,33,二、系统的复位与启动 【8086CPU时序】,34,在RESET信号变成高电平后，经过一个时钟周期，所有的三态输出线被设置成高阻，并一直维持高阻状态(浮空)，直到RESET信号回到低电平为止。但在高阻状态的前半个时钟周期，三态输出线被置成不作用状态，

11、当时钟信号又变成高电平时，才置成高阻状态。置成高阻状态的三态输出线包括：AD15AD0、A19/S6A16/S3、BHE/S7、M/IO、DT/R、DEN、WR、RD和INTA。另外有几条控制线在复位之后处于无效状态，但不浮空，它们是ALE、HLDA、RQ/GT0、RQ/GT1、QS0、QS1。,二、系统的复位与启动 【8086CPU时序】,说明,35,动画演示,二、系统的复位与启动 【8086CPU时序】,36,【 8086CPU时序】,最小模式下的总线操作,读总线周期（动画）,37,【8086CPU时序】,读总线周期,一个最基本的读总线周期包含4个T状态，即T1、T2、T3、T4，在存储器

12、和外设速度较慢时，在T3后可插入1个或几个等待状态Tw。,最小模式下的总线操作,38,【8086CPU时序】,读总线周期,最小模式下的总线操作,39,【8086CPU时序】,读总线周期,最小模式下的总线操作,40,【8086CPU时序】,读总线周期,最小模式下的总线操作,41,【8086CPU时序】,读总线周期,最小模式下的总线操作,42,【8086CPU时序】,写总线周期,最小模式下的总线操作,43,【8086CPU时序】,写总线周期,最小模式下的总线操作,44,【8086CPU时序】,写总线周期,T3状态： CPU采样READY线，若READY信号无效，插入一个到几个TW状态，直到READ

13、Y信号有效存储器或I/O设备从数据总线上取走数据 。 T4状态： 从数据总线上撤消数据，各控制信号和状态信号线变成无效；DEN信号变成高电平，总线收发器不工作 。,最小模式下的总线操作,45,【8086CPU时序】,写总线周期,最小模式下的总线操作,46,【8086CPU时序】,只有在CPU和存储器或I/O接口之间传输数据时，CPU才执行总线周期，当CPU不执行总线周期时(指令队列6字节已装满，EU未申请访问存储器)，总线接口部件不和总线打交道，就进入了总线空闲周期Ti。此时状态信息S6 S3和前一个总线周期一样，数据总线上信号不同，若前个总线周期是读周期，则AD15AD0在Ti状态处于高阻状

14、态，若前一个总线周期是写周期，则AD15AD0在Ti状态继续保持数据有效。 在空闲周期中，虽然CPU对总线进行空操作，但CPU内部操作仍然进行。例ALU执行运算，内部寄存器之间数据传输等，即EU部件在工作。所以说，总线空操作是总线接口部件BIU对总线执行部件EU的等待。,总线空操作,最小模式下的总线操作,47,2-5 8086CPU时序,最小模式下的总线保持,在一个系统中，CPU以外的其它主模块要求获得控制总线的使用权时，向CPU发出总线请求信号HOLD。在每个时钟脉冲的上升沿，CPU检测HOLD引脚上的信号。如果检测到HOLD为高电平，并且允许让出总线，那么在总线周期的T4状态或空闲状态Ti

15、之后的下一个时钟周期，CPU发出总线响应信号HLDA，并且让出总线，直到HOLD信导无效，CPU才收回总线控制权。,48,【8086CPU时序】,最小模式下的总线保持,49,【8086CPU时序】,HOLD信号变高电平后，CPU要在下一个时钟周期的上升沿才检测到。然后用T4或Ti状态的下降沿使HLDA变成高电乎。若采样到HOLD信号时，不在T4或Ti状态，可能会延迟几个时钟周期，等到T4或Ti状态才发HLDA信号。 8086CPU一旦让出总线控制权，使地址线，数据线及控制信号RD、WR、INTA、M/IO、DEN及DT/R处于浮空状态，但ALE信号不浮空。 HOLD信号影响8086CPU的总线接口部件BIU的工作(总线浮空)，但执行部件EU继续执行指令队列中的指令，直到遇到需要使用总线的指令时，执行部件EU才停下来。 当总线请求结束，HOLD及HLDA信号变为低电平时，CPU不立刻驱动三总线