可编程串行接口芯片

1、8.2 8251A可编程串行接口芯片，8.2.1 8251A管脚信号，8251A用作CPU与外围设备或调制解调器之间的接口芯片，如图8.12中所示，具有28个管脚。 D7D0 :三状态，双向数据总线。 RESET :芯片复位信号线。 如果此信号有效，则8251A将被强制为空闲。芯片将处于空闲状态，直到新的一组控制字写入8251A并设置功能为止。 如果对该行施加高电平(时钟的6倍宽)，则芯片复位，成为空闲状态，等待指令。 通常连接到系统的复位线，开机复位。 CLK :从外部时钟源供给的动作时钟。 给芯片内部电路提供时序的不是收发数据的时钟。 在同步方案中，CLK的频率为接收器或发射器的输入时钟(

2、RxC或TxC )的频率的30倍或更大。 在异步方案中，CLK的频率为接收器或发射器的输入时钟频率的4.5倍或更高。 另外，CLK的周期在从0.4s到1.35s的范围内。 RD# :读信号。 此信号表示CPU正在从8251A读取数据或状态信息。 WR# :写信号。 该信号有效地表示CPU已将控制字或数据写入8251A。 CS# :芯片选择信号。 如果该信号有效，则选择此8251A，并且处于高电平的数据总线处于高电阻状态，这指示该设备可以读取和写入，并且RD和WR此时不影响该装置。 C/D# :控制/数据选择线。 当该端子成为高电平时，CPU访问8251A命令寄存器或状态寄存器而设为低电平时，C

3、PU访问数据寄存器。 可知8251A芯片内部只有两个端口。 DSR # :数据通信设备准备好了，输入信号，低电平有效。 用来表示调制解调器已经准备好了。 CPU通过读取8251A的状态寄存器的D7位来检测该信号。 DTR # :数据终端准备好了，是输出信号，低电平有效。 这从工作命令语的D1位置“1”开始生效，以指示8251A准备就绪。 通常用于控制调制解调器。 RTS # :发送请求是输出信号，低电平有效。 通常用于通知调制解调器8251a请求发送数据。 在工作命令语的D5位置“1”有效。CTS # :允许传输，通过输入信号，低电平有效。 通常，对于8251A的信号的MODEM的响应对CTS

4、#有效，并且当操作命令字的TxE比特为1时8251A可发送数据。 如果在发射器运行期间TxE位为0或CTS #被禁用，则在发射器关闭之前写入的所有数据都将被发送，然后关闭。 如果最后一个字符出现在串行数据流之前，则在CTS #启用且TxE为1时，最后一个字符再次发送。 传输就绪(txr dy ) :发射器准备、输出、高电平有效。 如果启用，发送器将指示准备好接收从CPU发送的数据字符，并通知CPU可以发送数据到8251A。 如果CPU向8251A写入字符，TxRDY将自动复位。 在查询方法中，信号被设为状态位。在中断方法的情况下，CPU可以从状态寄存器的D0位检测到信号。 传输效率(txemp

5、ty ) :发射器启用空、输出和高电平。 如果有效，则发送发射器数据，表示没有字符要发送。 8251A接收到CPU发送的字符时自动复位。 由于TxEMPTY表示发送已完成，所以在半双工方式下，CPU从那里知道什么时候切换数据传送方向，从发送到接收。 可以从状态寄存器的D2位中检测该信号。 在同步方案中，该管脚处于高电平指示没有将字符写入到8251A，8251A发送“填充字符”。 出现同步字符时，TxEMPTY不处于低电平。 TxC :发射机时钟、输入、外部(波特率时钟发生器)提供。 控制8251A发送数据的速率。 在异步方案中，TxC的频率可以与波特率相同，也可以是波特率的16倍或64倍。 在

6、同步系统中，TxC的频率与数据速率相同。 TxC的下降将串行数据转移到8251A。 TxD :发送数据线，输出，从该端子发送串行数据。接收器就绪(rx rdy ) :接收器准备、输出、高电平有效。 在有效的情况下，8251A从串行输入接收字符，并且通知CPU读取数据。 当CPU从8251A读取字符时，该信号自动复位。 在查询方法的情况下，CPU通过把信号设为状态位并且读出状态寄存器的D0位来检测信号。 在中断方式的情况下，可以是中断请求信号。 RxRDY的电平状态也由动作命令字的RxE位控制，只有在RxE=1的情况下，接收机在接收到字符后才能提高RxRDY。 否则，接收字符RxRDY也不会变高

7、。RxC :从接收机时钟、输入、外部(波特率时钟发生器)提供的，控制8251A接收数据的速率。 其频率的选择通常与TxC相同。 在异步方案中，RxC的频率可以与波特率相同，也可以是波特率的16倍或64倍。 在同步方法中，RxC的频率与数据速率相同。 在实际应用中，TxC与RxC连接并使用相同时钟源波特率的时钟产生器。 RxD :接收和输入数据线，接收器从该端子接收串行数据。 另外，同步检测(synth etet ) /断续检测(BD ) :同步检测/断续检测是两个功能管脚。 在同步方式的情况下，检测SYNDET作为同步文字，作为双向线。 SYNDET是输入还是输出取决于初始化程序是使8251A

8、在内部同步还是外部同步中工作。 如果8251A以内部同步方式操作，则SYNDET是输出，高电平有效，并且当8251A以外部同步方式操作时，SYNDET是输入的，其正跳跃信号启动8251A，在下一个下降时字符组在异步方式的情况下，作为间歇检测信号BD输出，高电平是有效的。 只要接收器在两个连续的停止位串中间(包括开始位、数据位、奇偶校验位)保持低电平，该管脚就输出高电平。 当8251A复位或RxD返回1时，该端子将变低。 8.2.2 8251A的内部结构，8251A的结构分为五个主要部分：接收器、发送器、调制控制、读取/写入控制和系统数据总线缓冲器。 8251A的内部通过内部数据总线实现相互之间

9、的通信。 8251A的内部结构如图8.13所示。 1 .数据总线缓冲器、数据总线缓冲器为三态、双向、8位缓冲器，与系统数据总线相连接。 包括状态缓冲器、接收数据缓冲器、发送数据/命令缓冲器。 状态缓冲区用于CPU读取查询的8251A内部操作状态接收数据缓冲区用于存储接收器组装的字符，发送数据/命令缓冲区用于准备读取到CPU，CPU写入8251A CPU向8251A写入命令字是为了控制8251A的内部动作，建立必要的动作。 一旦命令被写入，8251A就立即运行，不需要占用发送数据/命令缓冲区的时间。 CPU向8251A写入输出数据是因为能够通过串-并转换进行输出，所以花费时间。 因此，当发送数据

10、被写入到发送数据/命令缓冲器时，发送控制器的TxRDY信号变低，此时，CPU不能向8251A写入新的数据或命令，发送机完成数据发送，仅在TxRDY=1的情况下新的数据因此，当数据或命令被发送到CPU 8251A时，一般测试txdyy的电平状态，并且当txdyy为高电平时，数据或命令被写入到8251 a中。 另外，接收器和接收器的功能是用接收时钟接收RxD端子上的串行数据并且以指定的方式将串行数据转换为并行数据。 在异步方案中，如果接收器成功接收到起始比特，则8251A接收数据位、奇偶校验位、停止比特。 在线同步方式的情况下，8251A首先检索同步字符，在RxD中一位一位地移动数据，将当前接收到

11、的8位与同步字符寄存器的内容进行比较，在相等的情况下结束检索，在SYNDET=1表示同步后开始接收数据在外部同步方式的情况下，在SYNDET端子检测出从外部电路供给的同步信号后，开始数据的接收。在任何方式中，都在接收的同时进行检查，当发现错误时，将其保存在状态寄存器中，当CPU处理的验证没有错误时，将并行数据存储在数据总线缓冲器的接收数据缓冲器中，并将接收器准备信号(RxRDY=1)保存在此外，发送器和发送器的功能是首先将要发送的并行数据转换成请求的帧格式，添加奇偶校验位，并且然后在发送时钟的作用下以串行方式向TxD管脚传输1位。 在异步方案的情形中，在发送机总是增加开头位、根据指令字的设定增

12、加奇偶位和停止位的同步方案中，发送机首先发送同步字符，然后发送的数据中除奇偶位以外的位不再被插入，只要CPU在发送过程中不及时提供发送数据就行在任一情况下，当一帧的数据被发送完时，发送机准备信号位置(TxRDY=1)，并通知CPU发送下一数据。 4 .读取/写入控制和读取/写入控制逻辑对CPU输出的控制信号进行解码以实现表8.5所示的读取/写入功能。 另外，CS、RD#、WR#、5.MODEM控制和MODEM控制部分有四条信号线，其通常用于提供到MODEM的控制联系，并且还可以用作与外围设备的联系的标准信号。 另外，8.2.3 8251A的动作方式、1 .方式命令语、方式命令语的作用，通过指定

13、通信方式及其方式中的数据格式，指定8251A是异步方式还是同步方式，根据该通信方式约定帧数据格式。 必须紧跟在复位操作(内部或外部)之后。 方式指令字长度为8比特，可以分为4组，各组为2比特，其形式为：D1D0(B1B0 ) :该2比特决定8251A是以同步方式动作还是以异步方式动作。 当D1D0=00时，在同步方式D1D0 00时，为非同步方式，通过D1D0这3个的组合选择非同步方式的波特率系数(1、16或64 )。 d3d2(l1l0 ) :指定一个字符数据中包含的数据位数。 D5D4(EP，PEN ) :指定是否验证，以及是否采用奇偶校验。 D7D6(S1S0 ) :同步方式和非同步方式

14、的意义不同。 对于异步方式，指定停止位的长度同步方式指定内部同步还是外部同步，同步字符数是1个字符还是2个字符。 另外，例如，在某些异步通信中，数据格式为8位数据比特，1位的开头比特，2位停止比特，奇书，波特率系数为16，并且该方法的命令字为11 01 11 10B=0DEH。 当将方式命令写入命令端口时，段为MOV DX，8251A-C； 8251A命令端口地址MOV AL、0DEH； 在异步方式命令语OUT DX，AL，某同步通信中，帧数据形式是字符长8比特，双同步字符，内同步方式，奇偶校验，方式命令语是00011100B=1CH。 当将方式命令写入命令端口时，段为MOV DX，8251A

15、-C； 8251A命令口地址MOV AL、1CH； 在同步方式命令语OUT DX，AL，某同步通信中，帧数据格式是字符长8比特、外同步方式、奇偶校验时，方式命令语是01111100B=7CH。 如果将方式命令写入命令端口，则段为MOV DX，8251A-C； 8251A命令口地址MOV AL、7CH； 同步方式命令语OUT DX，AL，2 .动作命令语、动作命令语指定8251A进行某种操作(发送、接收、内部复位、同步字符的检测等)，为了接收或发送数据而成为某种动作状态。 在异步方式和外部同步方式中，必须跟在方式指令字之后；在内部同步方式中，必须跟在同步字符之后。 工作命令字长为8比特，其形式为

16、：说明：D0允许txen (传输启用)的发送。 以D0=1允许发送。 D0=0时禁止发送。 可以作为发送中断屏蔽位。 D1是数据终端准备DTR。 如果D1=1，则强制启用，表示终端设备已准备好。 D1=0时，强制集无效。 D2是可接收的接收启用(rxe )。 D2=1，允许接收。 D2=0，禁止接收。 可以作为接收中断屏蔽位使用。 D3是发行中止字符sbrk (发送中断符)。如果D3=1，则TxD被强制为低电平，输出连续的空编号。 D3=0时，正常动作。 D4是错误标志复位er (错误复位)。 D4=1时，将状态字的错误标志位(PE/OE/FE )复位。 当D4=0时，错误标志位不复位。 另外

17、，D5是rts的发送请求(requesttosend )。 在D5=1的情况下，强制地设为低电平，使请求发送有效。 如果D5=0，则集合无效。 D6是内部复位m (内部复位)。 在D6=1时，以使8251A成为待机模式命令的方式进行内部复位。 发出方式指令前，请务必进行内部复位。 也就是说，复位命令后，一定要遵循方式命令语。 D6=0时，不进行内部复位。 D7进入搜索方式EH(Enter Hunt Mode )。 D7=1时，启动检索同步字符。 如果D7=0，则不搜索同步字符。 其中，几个重要的比特(D6、D4、D2、D0 )经常被使用。 例如，要复位8251A内部，请使用MOV DX、825

18、1A-C； 8251A命令端口地址MOV AL，01000000B； 设定D6=1，内部复位OUT DX、AL注意：如果是包含D6=1的代码，可以作为命令字进行内部复位。 如果在某个异步通信期间允许接收并同时允许发送，则程序段可以是MOV DX、8251A-C； 8251A命令端口地址MOV AL，00000101B； 设定D2=l，D0=l，允许OUT DX的收发。 AL注意：必须在该段程序前写下复位指令和方式指令。 3 .状态语、状态语的作用是报告8251A当前状态。 状态字在执行8251A命令时自动生成，存储在状态寄存器中，表示具有状态寄存器的状态位置1有效。 状态字长为8比特，其形式为：说明：D0为发送准备TxRDY。 D0=1时，准备好了。D0=0时，没有准备好。 D1是接收准备RxRDY。 D1=1时，准备好了。D1=0时，没有准备好。 D2是发送缓冲器空TxEMPTY。 D2=1时，发送缓冲区为空；D2=0时，发送缓冲区为空。 D3是奇偶校验错误PE (奇偶校验错误)。 如果接收机检测到奇偶校验错误，则PE位置为“1”。 P