VHDL的基本语法PPT课件_第1页
VHDL的基本语法PPT课件_第2页
VHDL的基本语法PPT课件_第3页
VHDL的基本语法PPT课件_第4页
VHDL的基本语法PPT课件_第5页
已阅读5页,还剩122页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、。1、VHDL培训课程,欢迎参加VHDL培训,2、VHDL培训课程,第1讲,VHDL及其结构介绍,第2讲,对象、运算符、数据类型,第3讲,VHDL中的控制语句和模块,第4讲,状态机设计,3、第1讲,介绍VHDL及其结构,通过本课的学习,你可以了解以下几点:1。VHDL的基本概念;2.VHDL语言的基本结构;3.VHDL语言的初步设计;4.VHSIC硬件描述语言。VHSIC的关键技术之一超高速集成电路电子设计自动化,是需要一种正式的方法来描述硬件系统。VHDL符合这一要求。什么是VHDL、5、VHDL和Verilog HDL,Verilog HDL:Verilog公司开发的另一种硬件描述语言,1

2、995年成为美国电气和电子工程师协会标准。优点:简单、易学、易用。缺点:不如VHDL强大,仿真工具较少。VHDL:1987年成为IEEE标准。优点:功能强大,通用性强。缺点:难学,6.VHDL的发展历史起源于20世纪80年代。美国国防部开发的两个标准是: 1、1987年的IEEE 1076(VHDL87) 2和1993年的修订版(VHDL 93)。电子系统设计的描述层1、行为层2、RTL层3、逻辑门层4和布局层可以用VHDL描述以上四个层次。9、VHDL在电子系统设计中的应用,系统设计的描述层制版层。10、VHDL在电子系统设计中的应用,系统设计的描述层逻辑门层,11、VHDL在电子系统设计中

3、的应用,系统设计描述层-RTL层。12、VHDL在电子系统设计中的应用,系统设计的描述层-行为层。13,如何用VHDL描述硬件实体,14,14、库电气和电子工程师学会;使用IEEE标准逻辑1164.all使用无符号逻辑。实体计数是端口(时钟,在标准逻辑中复位:data out : out STD _ LOGIC _ VECTOR(3下0);结束计数;计数的结构行为是信号数据缓冲器: STD_LOGIC_VECTOR (3向下到0);begin dataout=databuffer如果(reset=1 ),则数据缓冲区=0000 ,进程(时钟,复位)开始;elsif(clock vent和clo

4、ck=1)则if databuffer=1000 则databuffer= 0000else databuffer=databuffer 1;结束if;结束if;结束过程;结束行为;VHDL结构的要点,1 .实体格式:实体实体名称是通用参数描述端口描述依赖关系;其中,端口描述格式为:PORT(端口名1,端口名n:方向:类型),其中,方向为: in、out、inout、buffer、link、16,VHDL结构要点,注:简单地说,输入不能出现在=的左侧,或:=输出不能出现在=的右侧,或:=缓冲器可以出现在=的两侧,或:=输入信号只能被引用,输出信号只能被赋值,缓冲器信号不能被引用,也可以被赋值。

5、17,VHDL结构点,示例(半添加),其内部结构将由体系结构描述。18,VHDL结构点,2。架构格式:内部信号、常数、元素、数据类型、函数等的架构名称。定义开始并行处理语句和块、进程、函数、过程结束结构名;19,VHDL结构点,示例(半加)。20,VHDL结构要点,示例(完整)(学习如何调用现有模块)。21,VHDL结构点,示例(完整)-实体,22,VHDL结构点,示例(完整)-体系结构,23、24,除了实体和架构,还有另外三个可以独立编译的VHDL设计单元。包属于库结构的一个层次,存储信号定义、常量定义、数据类型、组件语句、函数定义和过程定义。包主体有一个包配置,描述层之间的连接关系以及独立

6、于端口的实体和构造之间的关系。,25,设计单元采用VHDL,设计单元采用VHDL(可独立编译)。26,图书馆的概念,标准图书馆- VHDL标准图书馆,IEEE图书馆-VHDL标准图书馆的扩展-面向专用集成电路的图书馆-不同公司以不同技术定制的图书馆,普通用户的图书馆,图书馆:数据集。它包含各种包定义、实体、构造函数等。27,图书馆的概念图书馆。当您的VHDL文件被编译时,编译的结果被存储在一个特定的目录中。这个目录的逻辑名称是库,这个目录的内容也是这个库的内容。28,包包的概念,包,结构关系,VHDL中的结构关系,VHDL及其结构介绍。本课以: VHDL的对象、操作符、数据类型结束。31,第二

7、讲,VHDL对象,运算符,数据类型,通过本课的学习,你可以知道以下几点1,VHDL的基本类型2,如何用VHDL定义类型3,用VHDL定义信号4,如何用VHDL给信号赋值,运算符,对象、操作符、数据类型、对象对象抽象和对象实体的泛化。程序2中不能给常数赋值。变量可以在程序中赋值(用 :=),赋值后立即更改为新值。3.信号可以在程序中赋值(用“=”),但不会立即更新。在进程挂起之前,更新不会开始。vhdl对象,运算符,数据类型,VHDL中的对象:变量x,y:整数;-定义一个整数变量对象x,yconstantcvcc:real;-定义一个实常数对象vccsignclk,reset:bit;-信号对象

8、clk,复位,位类型已定义的、34、在VHDL中使用。注1:变量只能在过程和子程序(包括函数和过程)中定义,不能在外部设置。2.信号不能在进程和子程序(包括函数和过程)中定义,只能在进程和子程序之外定义。对象、操作符和数据类型。这些对象的属性类似于其他面向对象编程语言,如VB、VC和DELPHI。用法格式:object attribute instantiation:clk event-指示信号clk的事件属性的公共属性。信号对象的常见属性有:事件:返回布尔值。当信号改变时返回真last_value:返回信号改变前的值last_event这次:返回最后一次信号改变和当前改变之间的间隔。36,V

9、HDL对象,运算符,数据类型,信号对象的常见属性有:以下延迟(延迟值):使信号产生固定的时间延迟并返回稳定(延迟值):返回布尔值;信号在指定时间内没有变化,并返回true transaction:返回位类型;每当信号改变时,返回值反转一次,例如:A=B延迟(10 ns);-b在10ns延迟后分配给a;如果稳定(10纳秒);-判断B是否在10秒内改变。37,VHDL对象,运算符,数据类型,事件和信号的last_value属性通常用于确定信号的边沿,属性应用,例如,如果判断上升沿(clk 事件)和(clk= 1 )和(clk last _ value= 0 ),则判断下降沿(clk 事件)和(cl

10、k= 0 )和(clk last _ value= 1 ),VHDL的基本类型,1,位(位): 0 和 1 2,位向量(位向量):例如: 00110 3,布尔“图片”和“假”4,时间:1 us,100 ms,3 s 5,字符如: a , n , 1 , 0 6,字符串如:“sdfsd”,“我的设计”7,整数32位如:1,234,-2134234 8,实数范围-1.0e38到139、VHDL的基本类型,9、自然数和正整数10、senverity level(通常与assert语句一起使用)包括:注意、警告、错误、失败以上十种类型是VHDL中的标准类型,可直接用于编程。使用这十种类型,有必要定义或

11、指定引用的库和包集。40,VHDL的基本类型,示例1,41,VHDL的基本类型和赋值,示例2,42,VHDL的基本类型和赋值,以及例3,信号Z有两个驱动器A和B;必须将Z定义为新的数据类型,否则Z将无法确定该值,该语句将被视为非法。43,VHDL的基本类型和赋值,例4,44,VHDL的基本类型和赋值,例5,要点:赋值语句中的方向应与语句中的方向相同。45,VHDL的基本类型和分配,连接运算符-使用示例类型周是(星期日,星期一,星期二,星期四,星期五,星期六);std_logic类型为(1、0、x、z);嘿。嘿。51,用VHDL定义自己的类型,整型类整型和实型类实格式类型数据类型名称是数据类型定

12、义的约束范围;周类型的示例是1到7的整数范围;电流类型为realrange-1e4至1e4,52,用VHDL定义自己的类型,数组类型数组格式类型数据类型名称是数组范围的元数据类型名称示例类型周是数组(1到7)的整数;deweek类型是周的数组(1到7 );53,用VHDL定义自己的类型,时间类型时间格式类型数据类型名称是范围单位基本单位;单位;终端设备。54,用VHDL定义它们自己的类型。时间类型的例子有typetimeisrange-1e18到1e18单位;ms=1000 us秒=1000毫秒;min=60秒;结束单位,注意:当提到时间时,一些编译器要求数量和单位之间应该有一个空格,例如:1

13、 ns;不能写成1 ns55、用VHDL定义自己的类型,记录类型记录格式类型数据类型名称是记录元素名称:数据类型名称;元素名称:数据类型名称;。结束记录;56,在VHDL中定义自己的类型,记录类型的示例typeorderis recordid :integer日期:字符串;security:boolean结束记录;参考:信号标志:布尔值。信号顺序1:顺序;order1=(3423,“1999/07/07”,true);flag=order 1 . security;嘿。57,IEEE 1164标准中定义的类型是位类型的扩展,只允许一个驱动程序。58,在IEEE 1164中定义的类型,标准逻辑有九种状态,如标准逻辑,允许一个或多个驱动程序。59,在IEEE 1164、标准逻辑向量和标准逻辑向量中定义的类型。60,在电气和电子工程师学会1164中定义的类型,标准逻辑矢量标准逻辑矢量和标准非标准矢量类型在封装标准逻辑1164中定义。例如,在使用:library ieee

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论