2021年北京林业大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年北京林业大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、假定编译器对C源程序中的变量和MIPS中寄存器进行了以下对应：变量f、g、h、i、i分别对应给寄存器$s0，$s1，$s2，$s3，$s4，并将一条C赋值语句编译后生成如下汇编代码序列：add$s0,$s1,$s2，add$t1,$s3,$s4sub$s0,$t0,$t1请问这条C赋值语句是（）。A.f=（g+i）-（h+i）B.f=（g+j）-（h+i）C.f=（g+h）-（j+i）D.f=（j+i）-（g+h）2、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址3、当定点运算发生溢出时，应（）。A.向左规格化B.向右规格化C.舍入处理D.发出出错信息4、假设编译器规定int和shot类型长度分别为32位和16位，若有下列C语言语句：unsignedshortx=65530；unsignedinty=x；得到y的机器数为（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH5、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。I.i==（int）（float）iⅡ.f==（float）（int）fIⅡ.f==（float）（double）fⅣ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ6、Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组，主存有4096块，主存地址共需（）位。A.19B.18C.17D.167、下列关于ROM和RAM的说法中，错误的是（）。I.CD-ROM是ROM的一种，因此只能写入一次ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生IV.SRAM读后不需要刷新，而DRAM读后需要刷新A.I、ⅡB.I、Ⅲ、ⅣC.Ⅱ、ⅢD.I、Ⅱ、lⅢ8、指令寄存器的位数取决（）。A.存储器的容量B.指令字长C.机器字长人D.存储字长9、假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M上乘法指令的CPl为102，左移指令的CPl为z，P的执行时间是P”执行时间的1.2倍，则P中的乘法指令条数为（）。A.200万B.400万C.800万D.1600万10、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s11、内部总线（又称片内总线）是指（）。A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线12、从一条指令的启动到下一条指令启动的时间间隔称为（）A.时钟周期B.机器周期C.节拍D.指令周期13、关于通用寄存器，下列说法正确的是（）。A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.可存放运算结果的寄存器14、在统一编址的方式下，存储单元和I/O设备是靠（）米区分的。A.不同的地址码B.不同的地址线C.不同的指令D.不同的数据线15、在DMA传送方式中，发出DMA请求的是（）。A.外部设备B.DMA控制器C.CPUD.主存二、填空题16、一个定点数由_______和_______两部分组成。17、存储器的技术指标有存储容量、存取时间、________和________、18、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。19、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。20、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。22、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。23、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存储器中用来存放_________.24、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。25、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。三、名词解释题26、条件转移：27、波特率：28、机器零：29、RLL码：四、简答题30、什么是存储保护？通常采用什么方法？31、同步通信方式：何谓存储总线？何谓I/O总线？各有何特点？32、试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。33、一个较完善的指令系统应包括哪几类？五、计算题34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。1）画出主存地址字段中各段的位数。2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？4）系统的效率是多少？35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。36、某磁盘存储器转速为3000r/min，共有4个记录面，5道/mm，每道记录信息为12288B，最小磁道直径为230mm，共有275道。试问：1）磁盘存储器的容量是多少？2）最高位密度与最低位密度是多少？3）磁盘数据传输率是多少？4）平均等待时间是多少？5）给出一个磁盘地址格式方案。六、综合题37、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：1）说明基值2和16在浮点数中如何表示。2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。3）在哪种基值情况下，数的表示范围大？4）两种基值情况下，对阶和规格化操作有何不同？38、某计算机字节长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图所示。151211650OPMxR1MdRd源操作数目的操作数转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表寻址方式的定义My/Md寻址方式助记符含义000B寄存器直接Rn操作数=（Rn）001B寄存器间接（Rn）操作数=（（Rn））010B寄存器间接、自增（Rn）+操作数=（（Rn）），（Rn）+1→Rn011B相对D（Rn）转移目标地址=（PC）+（Rn）回答下列问题：1）该指令系统最多可有多少指令？该计算机最多有多少个通用寄存器？存储地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？2）转移指令的目标地址范围是多少？3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add（R4），（R5）+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？39、某程序中有如下循环代码段p：“for（inti=0；i<N；i++）sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为08048100H，对应的汇编代码和机器代码见下表。执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。1）M的存储器编址单位是什么？2）已知sll指令实现左移功能，数组A中每个元素占多少位？3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？

参考答案一、选择题1、C2、D3、D4、B5、B6、A7、D8、B9、B10、D、11、A12、D13、D14、A15、A二、填空题16、符号位数值域17、存储周期存储器带宽18、cache浮点存储19、4720、MMX图像数据21、SCSIIEEE139422、RRRS23、内容行地址表段表、页表和快表24、总线I/O设备（或输入输出设备）25、顺序寻址方式跳跃寻址方式三、名词解释题26、条件转移：一种转移指令类型，根据计算机中的状态决定是否转移。27、波特率：码元传输速率，每秒通过信道传输的码元数。（传的是信号）28、机器零：在浮点数据编码中，阶码和尾数都全为0时代表的0值。29、RLL码：游程长度受限码，将原始数据序列变换成四、简答题30、答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护.31、答：（1）存储总线是连接CPU和主存储器之间的专用总线，速度高.（2）I/O总线是连接主机（CPU、M）与IO设备之间的总线，可扩展性好。32、答：程序查询方式使CPU和I/0设备处于串行工作状态，CPU工作效率不高程序中断方式CPU效率较高DMA方式进一步提高了CPU的资源利用率，33、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。五、计算题34、解析：1）主存地址字段如图所示。2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为100×10-13100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为5t×10004）系统的效率为t35、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故CPl=1×60%+2×18%+4×12%+8×10%=2.24MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故MIPS=40/CPl=40/2.24≈17.9程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度，故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s36、解析：1）每道记永信息容最=12288B，每个记录面信息容量=275×12288B.共有4个记求面，所以磁盘存储器的容量=4×275×12288B=13516800B。2）假设最高位密度为D1（即最内圈磁道的位密度），D1=每道信息量：内圈圆周长=12288B：（π×最小磁道直径）=17B/mm。假设最低位密度为D2（即最外圈磁道的位密度），最大磁道半径=最小磁道半径+（275÷5）=115mm+55mm=170mm.故D2=每道信息量÷外圈阅周长=12288B+（π×最小磁道直径）=11.5B/mm.3）磁盘数据传输率C=转速×每道信息容量，转速r=3000/60r/s=50r/s.每道信息容量=12288B，故C=50×12288B=614400B/s4）平均等待时间=12r=12×50r/s5）磁盘地址格式为：柱面（磁道）号，磁头（盘面）号，扇区号。因为每个记录面有275个磁道，故磁道号占9位，又因为有4个记录面，故盘面号占2位。假定每个扇区记录1024个字节，则需要1288B÷1024B=12个扇区，扇区号占4位.六、综合题37、解析：1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），阶码最小的数。当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）×16127：最小正数：1，0000000：0，0001.0，真值是16-1293）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。38、解析：1）指令操作码占4位，则该指令系统最多可以有24=16条指令。由于指令操作数占6位，其中3位指示寻址方式，寄存器编号占3位，因此该计算机最多可以有23=8个通用寄存器。由于计算机字长为16位，因此存储器数据寄存器（MDR）至少为16位。主存空间为128KB，按字（l6位）编址，寻址范围为0~64K，存储器地址寄存器（MAR）需16位（216=64K）。2）寄存器为16位，指令中可寻址范围至少可达0~216-1。主存地址空间为216=64K，寻址范