《电子技术》课件第6章

第6章逻辑门电路6.1晶体管电子开关6.2基本逻辑门电路6.3

TTL逻辑门电路6.4

MOS集成门电路6.5使用集成电路的注意事项本章小结习题六6.1晶体管电子开关数字电路传送的信号是矩形脉冲,脉冲幅度比较大。因此在数字电路中使用的晶体二极管和晶体三极管主要工作在开关状态。与机械开关不同的是,这类开关没有触点,属于无触点开关,又称电子开关。6.1.1晶体二极管的开关特性晶体二极管的主要特性是单向导电性。当二极管两端加正向电压时,二极管导通,呈低阻状态,相当于开关“接通”;当加反向电压时,二极管截止,呈高阻状态,相当于开关“断开”,所以二极管具有开关作用。

1.二极管的静态特性及开关等效电路二极管正向导通时,两端电压uD约为0.6～0.7V,而流过的电流iD由图6.1.1求得:(6.1.1)若外加电压U=20V,uD=0.7V,R=1kΩ,则电流图6.1.1晶体二极管电路忽略二极管的正向压降uD,则iD=20mA,与由式(6.1.1)计算所得数据的误差为0.7mA。将二极管的导通电压uD忽略,反向饱和电流IS忽略(与实际情况误差不大),即将二极管理想化,则

(1)u＞0,iD＞0时,二极管正向导通;

(2)u＜0,iD=0时,二极管反向截止。理想化的二极管可等效为开关。

2.二极管的动态特性和反向恢复时间二极管作为开关,从截止变为导通或从导通变为截止的过程都需要一定的时间,后者所花费的时间要长得多,称为反向恢复时间tre。在低速数字电路中,它的影响不大;在高速数字电路中,开关时间的影响不能不考虑,开关时间过长将使二极管失去开关作用。在图6.1.2所示的二极管开关电路中,输入信号ui如图6.1.2(b)所示。在t=t1时,输入电压ui由正电压UH突变为负电压－UL。理想二极管中的电流如图6.1.2(c)所示,iD由下降为－Is,理想二极管由导通转变为截止不需任何时间。图6.1.2二极管的动态特性实际二极管中的电流如图6.1.2(d)所示。当ui由UH下降为－UL时,电流iD下降为,维持一段时间后再逐渐减小数值到－Is。我们对反向恢复时间作如下定义:二极管从导通到反向截止所需要的时间称为二极管的反向恢复时间tre。tre越长,二极管开关速度越低。当输入信号ui的负半周宽度t2－t1小于tre时,二极管就失去了开关作用。6.1.2晶体三极管的开关特性晶体三极管在数字电路中也作为一个电子开关使用。它主要工作于特性曲线的饱和区和截止区。在脉冲信号的作用下,晶体管在饱和区和截止区之间快速转换的工作状态称为开关状态。晶体三极管受晶体管基极注入的电流iB的控制,可以认为晶体管是一个受控电子开关。

1.晶体管开关状态的特点晶体管作开关使用时,通常采用共发射极接法,如图6.1.3(a)所示。RB为基极限流电阻,RC为集电极负载电阻,基极B作为控制端,集电极c和发射极e在输出回路中起开关作用,其输入的控制信号ui是一个正、负电压的矩形脉冲波。图6.1.3晶体三极管开关工作

1)晶体管截止状态当输入信号ui=UiL=－4V时,晶体管发射结和集电结均为反向偏置,只有很小的反向漏电流IEBO和ICBO流过两个PN结,故IB≈0,IC≈0,UCE≈UCC。此时,晶体管工作于截止状态,相当于开关断开,其等效电路如图6.1.3(b)所示。在实际应用中,为了提高晶体管截止的可靠性,防止因外界干扰使三极管脱离截止区,一般都加一定的反向偏压UBEO,|UBEO|≈0.5~2V。

2)晶体管饱和状态晶体管饱和时的特征是:发射结和集电结均处于正向偏置状态。当晶体管处于临界饱和状态时,

NPN型硅管UCES=0.3V,UBES=0.7V,集电极临界饱和电流临界饱和基流晶体管饱和条件是:IB≥IBS

(6.1.2)

当输入信号ui=UiH时,晶体管发射结处于正向偏置,其导通电压UBE=0.7V(硅管),此时流入基极的电流晶体管工作于饱和状态时,其饱和等效电路如图6.1.3(c)所示。集电极c和发射极e、基极b和发射极e均相当于开关闭合。表6.1.1给出了晶体三极管工作于截止、放大、饱和三种状态的条件和特征,以便比较。

2.晶体管的开关时间在数字电路中,晶体管在输入脉冲信号的控制下,在截止和饱和两个状态之间不断转换。与二极管一样,状态转换是需要时间的,这个时间称为晶体管的开关时间。在图6.1.4所示的电路中,输入信号ui是一个理想的矩形波,其幅度在－U2和＋U1之间变化。与输入信号ui比较,集电极电流iC和集电极电压uO的波形不是理想的矩形波,上升沿和下降沿都变得缓慢了。图6.1.4晶体管的开关时间

1)晶体管的开启时间从输入信号ui正跳变的瞬间开始,到集电极电流上升到0.1ICS所需的时间,称为延迟时间td;集电极电流IC从0.1ICS上升到0.9ICS所需的时间,称为上升时间tr。晶体管的开启时间ton是晶体管由截止变为饱和所需要的时间,ton=td+tr。

2)晶体管的关闭时间从输入信号ui负跳变的瞬间开始,到集电极电流下降为0.9ICS所需的时间,称为存储时间ts。ts与管子的饱和深度有关。若管子不饱和,基区无超量的存储电子,则ts=0。管子饱和越深,基区存在超量的存储电子,则ts越长。减轻晶体管的饱和深度,加大反向基极驱动电流,则可减小ts。集电极电流IC从0.9ICS下降到0.1ICS所需的时间,称为下降时间tf。晶体管的关闭时间toff是晶体管由饱和变为截止所需要的时间,toff=ts+tf。

ton和toff的大小反映了晶体管开关的速度,而ts较大是影响晶体管开关速度的主要因素。6.2基本逻辑门电路逻辑门电路是具有多个输入端和一个输出端的开关电路,能按一定的输入条件控制信号的传送。能够实现基本逻辑运算(与、或、非)的门电路,称为基本逻辑门电路。6.2.1二极管“与门”和“或门”

1.二极管“与门”电路能够实现“与”逻辑功能的电路称为“与门”电路。图6.2.1是二极管“与门”电路。图6.2.1二极管“与门”电路图6.2.1(a)中,A、B是电路输入端,F是电路输出端,R0为限流电阻,E0为供电电源。图6.2.1(b)是逻辑符号。二极管“与门”电路的工作原理如下:

(1)A、B输入均为逻辑0,即uA=uB=0V时,二极管VDA、VDB都处于正向偏置导通状态,因此输出uO=UOL≈uA=uB=0V(忽略二极管的导通电压),即输出F也为逻辑0。

(2)输入A为逻辑0,B为逻辑1,则uA=0V,uB=3V,二极管VDA两端电位差高于二极管VDB,故VDA优先导通,输出uO=uB=0V,二极管VDB反向截止,即输出F为逻辑0。(3)输入A为逻辑1,B为逻辑0,则uA=3V,uB=0V,二极管VDB优先导通,uO=uB=0V,二极管VDA截止,输出F为逻辑0。

(4)输入A、B都为逻辑1,uA=uB=3V,VDA和VDB都正向导通,uO=uOH=uA=uB=3V,输出F为逻辑1。将上述分析列成表6.2.1,可见输入与输出的逻辑关系,当与门的全部输入端为逻辑1时,输出为逻辑1;只要有一个以上输入端为逻辑0,则输出就为逻辑0。简言之,“全1出1,有0出0”,输出F=AB。

2.二极管“或门”电路能够实现“或”逻辑功能的电路称为“或门”电路。图6.2.2是二极管“或门”电路。图6.2.2(a)中A、B为电路输入端,F为输出,R0是限流电阻,－E0是供电电源。图6.2.2(b)是或门的逻辑符号。图6.2.2二极管“或门”电路二极管“或门”电路的工作原理如下:

(1)输入A、B均为逻辑0,即uA=uB=0V时,二极管VDA、VDB都导通,输出uO=uA=uB=0V,故F为逻辑0。

(2)输入A为逻辑0,输入B为逻辑1,则uA=0V,uB=3V,二极管VDB两端的电压高于VDA,故VDB正向导通,输出uO=uB=3V,二极管VDA反向截止,F为逻辑1。

(3)输入A为逻辑1,B为逻辑0,则uA=3V,uB=0V,二极管VDA优先导通,输出uO=uA=3V,二极管VDB反向截止,输出F为逻辑1。

(4)输入A、B都为逻辑1,

uA=uB=3V,故VDA、VDB都导通,输入uO=3V,F为逻辑1。将上述分析列成表6.2.2,可见“或门”的逻辑功能是只要有一个以上输入端是逻辑1,输出就为逻辑1,当输入全部为逻辑0时,输出才为逻辑0。简言之,“有1出1,全0出0”,输出F=A+B。6.2.2半导体三极管非门

1.电路组成及符号图6.2.3所示是半导体三极管非门电路及符号。图中,uA是输入信号,其低电平为0V,高电平为5V,uO是输出信号,UCC是电源电压。图6.2.3半导体三极管非门

2.工作原理

(1)当uA=UiL=0V时,三极管V显然是截止的,因此iB=0,iC=0,所以uO=UOH=UCC=5V。

(2)当uA=UiH=5V时,由于iB＞IBS,因此V饱和导通,有uO=UOL=UCES≤0.3V。“非门”的输入、输出关系见表6.2.3。6.3

TTL逻辑门电路

由二极管、晶体管、电阻、电容等分立元件组成的逻辑门电路不能适应数字电路设备的微型化和越来越高的可靠性要求,最终为集成逻辑门电路所代替。6.3.1基本型TTL与非门电路

1.电路结构图6.3.1是基本型TTL与非门内部电路及逻辑符号。图6.3.1

TTL与非门电路及逻辑符号由图6.3.1可见,电路的输入端和输出端都是三极管结构,故称为三极管－三极管逻辑门电路,简称TTL电路。TTL与非门电路由以下三部分组成。

(1)由V1和R1组成输入级,实现对多个输入信号相与的逻辑功能。V1管是一个具有多个发射极的晶体管,简称为多发射极晶体管,它的等效电路如图6.3.2所示。由图6.3.2可见,V1管是一个有多个独立的发射极,而基极和集电极分别并联在一起的三极管。图6.3.2多发射极晶体管及其等效电路二极管VDA、VDB、VDC为输入端的钳位二极管,其作用是限制出现在输入端的负极性干扰脉冲,保护V1管。(2)由V2、R2和R3组成倒相级,其作用是使V2管的集电极和发射极能输出两个相位相反的信号,分别作为输出级V4、V5管的驱动信号,以便控制推拉式输出电路,实现与非逻辑功能。

(3)由V3、V4、V5和R5组成推拉式输出级,这种输出方式可提高电路的工作速度和带负载的能力。

V3和V4管组成复合管射极跟随电路(又称达林顿电路),作为输出管V5的有源负载。

2.电路的工作原理

TTL与非门有如下两种工作状态。

(1)当所有的输入端都接高电平时,与非门处于饱和导通状态。当图6.3.1(a)所示的与非门的输入端全部接高电平(3.6V)时,由于V1管的基极电位升高,因此电源UCC通过R1和V1的集电结向V2、V5管提供足够的基极电流,迫使V2、V5管饱和。此时电路的输出电压为低电平,即UO=UOL=UCES5≈0.3V。

V1管的基极电位为Ub1=Ubc1+Ube2+Ube5=0.7+0.7+0.7=2.1V集电极电位为Uc1=Ub2=Ube2+Ube5=0.7+0.7=1.4V由此可见,此时V1管的发射结处于反向偏置状态,而集电结处于正向偏置状态,即V1管处于发射结和集电结倒置使用的放大状态。

V2管饱和导通后,使V2管的集电极电位为Uc2=Ube5+Uces2=0.7+0.3=1.0V此值使V3管导通,则Ub4=Ue3=Uc2－Ube3=1－0.7=0.3V可见V4管处于截止状态。

(2)当输入端中只要有一个低电平时,与非门处于截止状态。当输入端中有一个低电平(0.3V)时,V1管中输入端接低电平的发射结导通,并将V1的基极电位钳位为Ub1=UiL+Ube1=0.3+0.7=1.0V此值不足以使V1的集电结和V2、V5的发射结同时导通。所以,此时V2和V5管均处于截止状态。由于V2管截止,因此电源UCC通过R2向V3、V4构成的电路提供基极电流,V3、V4管导通,电路输出为高电平,即UOH=Uc2－Ube3－Ube4≈5－0.7－0.7=3.6V综合上述对与非门两种工作状态的分析可知:当输入端都是高电平时,电路的输出电压为低电平;只要输入端中有一个低电平,电路的输出电压就为高电平。简言之,即“全1出0,有0出1”。所以,图6.3.1所示的电路为与非门,其逻辑表达式为6.3.2集电极开路与非门和三态逻辑门

1.集电极开路与非门在用门电路组合成各种逻辑电路时,为了增强TTL与非门电路的驱动能力和扩展逻辑功能,往往需要把几个TTL与非门的输出端并联起来。但是,上面讨论过的TTL与非门是不能将其输出端直接并联起来的,其原因是:它们的输出级都是推拉式电路。这样,无论与非门输出是处于高电平还是低电平,其输出电阻都很小(约为几欧姆或几十欧姆),如将它们的输出端相连,则可能出现如图6.3.3所示的情况。图6.3.3推拉输出级TTL与非门输出端并联的情况倘若G1门的输出为高电平,而G2门的输出为低电平,那么G1门中的V4管和G2门中的V5管都处于导通状态,又由于两门的输出级是推拉式电路,其输出电阻都很低,因此必然形成从电源UCC流经G1门的V4管和G2门的V5管到地的大电流,并且这个大电流的值将随着在输出端并联的输出为高电平的门数的增加而增大。这个大电流的值会远远超过V5管所能承受的最大电流,使该门烧毁,或者使该门的输出低电平升高,造成逻辑混乱(难以判定该门输出是逻辑“0”还是逻辑“1”)。所以,推拉式输出级的TTL与非门是不允许在输出端并联连接的。为了能将几个与非门在输出端直接并联起来,而又不致出现上述问题,于是又产生了一种集电极开路的与非门,如图6.3.4所示。图6.3.4集电极开路与非门电路及逻辑符号集电极开路与非门简称OC门,其电路结构特点如下:将推拉输出级TTL与非门电路中的V3、V4管和电阻R4、R5都去掉,即使V5管的集电极开路。在使用OC门时,再外接一个负载电阻RL。只要负载电阻RL和电源电压的值选择得合适,就能保证OC门输出的高低电平符合与非门的逻辑规定,同时使V5管能安全地工作。两个OC与非门并联的输出逻辑关系如图6.3.5所示。图6.3.5

OC与非门并联的输出逻辑关系

OC与非门G1的输出逻辑表达式为;OC与非门G2的输出逻辑表达式为。由于F1和F2是直接连在一起的,只有当F1、F2均为高电平时,输出F才为高电平,只要F1、F2中有一个为低电平(或F1、F2均为低电平),输出F就为低电平,因此,F1、F2连在一起,形成“与”的逻辑关系。又因为这种“与”的逻辑关系是直接通过线的连接实现的,所以通常称它为“线与”逻辑。图6.3.5中输出F的逻辑表达式为

2.三态逻辑门(TSL门)上面讨论的集电极开路与非门虽然可以实现“线与”逻辑功能。但是,由于外接负载电阻的选择受相关条件的限制,不能选择得太小,因此限制了电路的工作速度。另外,OC与非门去掉了V5管的有源负载,使电路的带负载能力下降。为解决这些不足,一种既具有推拉输出级,又能实现“线与”逻辑的门电路就产生了,它就是三态与非门电路。所谓三态,是指门电路的输出除了具有一般TTL与非门低阻输出的高电平和低电平两种状态外,还具有高输出电阻的第三状态——高阻态。应该指出的是,三态逻辑门电路仍然是二值逻辑电路。1)TSL门的逻辑功能

TSL三态与非门电路及其逻辑符号如图6.3.6所示,图中,A、B为数据输入端,为控制端(又称使能端),低电平有效。图6.3.6

TSL三态与非门电路及其逻辑符号当=0时,图6.3.6中P点为高电平,二极管VD截止,端对电路没有影响,TSL门的输出状态完全取决于输入端A、B的状态,此时TSL门的逻辑功能和TTL与非门完全相同,即。这种状态称为三态门的“允许工作状态”。当=1时,图6.3.6(a)中P点为低电平(0.3V),二极管VD导通,使V3管的基极电位Ub3≈1V,因此迫使V4管截止;另一方面,P点的低电平(0.3V)又使V1管的基极电位Ub1=1V,迫使V2、V5管同处于截止状态。由于此时TSL门的输出级V4、V5同时处于截止状态,因此从电路输出端F看进去的阻抗为无穷大,这就是TSL门的“高阻状态”,又称“禁止态”。综上分析,三态与非门的输出状态与输入变量A、B和的逻辑关系如表6.3.1所示。由表6.3.1可知,电路的输出状态有高电平状态、低电平状态和高阻状态三种,故称它为三态逻辑门,简称为TSL逻辑门。使用中应注意,TSL门的控制端EN是低电平还是高电平都为TSL门的“允许工作状态”,因为不同厂家的TSL产品其控制方法有所不同。

2)TSL门的应用在数字系统,特别是在计算机系统中,TSL门的应用越来越广泛,其主要用途如下:

(1)用TSL门构成总线结构。在计算机中,为了减少导线的数目,希望在同一根导线上能分时传送几个不同的数据或控制信号,这时可用TSL门来实现,电路的连接如图6.3.7所示。图6.3.7用TSL门构成总线结构数据或控制信号,这时可用TSL门来实现,电路的连接如图6.3.7所示。在计算机中,常把能分时传送信号的导线称为总线。由图6.3.7可见,只要让各个TSL门的控制端(

)轮流变为低电平(任何时刻只能有一个门的端为低电平),那么各个TSL门的输出F1,F2,…,Fn就可以经同一总线轮流地发送到接收端,而不会互相干扰,或产生数据混乱。

(2)用TSL门实现数据的双向传送。利用TSL门实现数据双向传送的电路连接如图6.3.8所示。由图可见,当TSL门的控制端=0时,G2门处于高阻状态,而G1门处于允许工作状态,则数据D1经G1门反相后经总线传送到接收方。反之,当TSL门的控制端=1时,G1门处于高阻状态,而G2门处于允许工作状态,则对方发送的数据D2经总线和G2门反相后被本端接收。图6.3.8用TSL门实现数据双向传送6.4

MOS集成门电路

6.4.1

MOS反相器

1.NMOS反相器图6.4.1所示电路为NMOS反相器。VTN1为工作管,栅极G1为输入端,VTN2是负载管,VTN1的漏极D1和VTN2的源极S2相连后作为输出端。图6.4.1

NMOS反相器

VTN1和VTN2均是NMOS场效应管。

VTN1管的跨导gm1较大,约100～200μA/V,导通时电阻较小,用RON1表示。

VTN2管的跨导gm2较小,约5～10μA/V,导通时电阻较大,用RON2表示。RON2>>RON1,相差约20倍以上。

NMOS反相器的工作原理如下:当输入ui为低电平，即UiL=0V时,VTN1管截止,VTN2管导通。输出uO=UDD－UGS2=UDD－UTN2

为高电平,其中,UTN2是VTN1管的开电压。当输入ui为高电平，即UiH=UDD时,UGS1＞UTN1,VTN1管和VTN2管均导通。导通后的等效电路见图6.4.1(b)。输出电压uO由等效电路求得:为低电平。分析可知:输入ui为低电平UiL时,输出为高电平UOH=

UDD－UTN2,输入ui为高电平UiH时,输出为低电平uOL≈0V,故输出与输入波形反相。

2.CMOS反相器

1)电路组成

CMOS反相器的电路如图6.4.2所示。图中,VTN反相管是N沟道场效应管,VTP负载管是P沟道场效应管,两管的栅极连接作反相器的输入端,两管的漏极连接作反相器的输出端。两管的开启电压分别是UTN(正值)、UTP(负值),电源电压UDD＞|UTN|+|UTP|。图6.4.2

CMOS反相器

2)工作原理当输入ui为高电平UiH=UDD时,VTN管的栅源电位差为UGSN=UDD＞UTN,故VTN管导通,而VTP管的栅源电位差UGSP=0V＞UTP,故VTP管截止。VTN管的导通电阻是(Ron)N,约为几百欧姆;VTP管的截止电阻是(Roff)P,为100MΩ以上。这时反相器的输出电压为低电平。当输入ui为低电平UiL=0V时,VTN管的栅源电位差为UGSN=0V＜UTN,故VTN管截止,而VTP管的栅源电位差UGSP=－UDD＜UTP,故VTP管导通。VTN管的截止电阻是(Roff)N,为100MΩ以上;VTP管的导通电阻为(Ron)P,约为几百欧姆。这时反相器的输出电压uO应为高电平,即故输入A为“1”,则输出F为“0”;输入A为“0”,则输出F为“1”。6.4.2

CMOS逻辑门电路

1.“与非”门电路图6.4.3是双输入端的CMOS“与非”门电路。图中,电路的两个工作管VTN1、VTN2相串联,两个负载管VTP1、VTP2相并联,A、B是电路的输入端,F是电路输出端。图6.4.3

CMOS“与非”门

CMOS“与非”门电路的工作原理如下:当输入A、B中有一个为低电平时,VTN1、VTN2两管中必有一个以上管子处于截止状态,而负载管VTP1、VTP2必有一个以上管子是导通的,电路输出F为高电平。当输入A、B都为高电平时,工作管VTN1、VTN2同时导通,负载管VTP1、VTP2同时截止,电路输出F为低电平。因此电路输出F和输入A、B的关系为

2.“或非”门电路图6.4.4所示的是双输入端“或非”门电路。图中,工作管VTN1、VTN2相并联,负载管VTP1、VTP2相串联,A、B是电路的两个输入端,F是电路的输出端。图6.4.4

CMOS“或非”门

CMOS“或非”门电路的工作原理如下:当输入A、B全为低电平时,VTN1和VTN2都截止,而VTP1和VTP2均导通,此时电路输出F为高电平。当输入A、B中有一个以上为高电平时,VTN1和VTN2中必有一管是导通的,而VTP1和VTP2中至少有一管是截止的,此时电路输出F为低电平。分析可知,电路输出F和输入A、B之间的关系为。

3.传输门(TG)和模拟开关图6.4.5(a)是CMOS传输门电路,图(b)是传输门的逻辑符号。传输门的作用相当于一个可控开关,在控制信号作用下,开关闭合或断开。图6.4.5

CMOS传输门

CMOS传输门电路的组成如下:两个互补的MOS管VTP和VTN的漏极相连,源极相连,分别构成传输门的输入端和输出端,两栅极分为两个反相的控制电压C和。构成传输门的MOS管其源区和漏区是对称的,所以源极和漏极可以交换使用,即输出F和输入A可以交换。

CMOS传输门电路的工作原理如下:假定电源电压UDD=10V,控制信号高电平为10V,低电平为0V,需要传送的信号的高、低电平也为10V和0V,两管的开启电压UTN=|UTP|=3.5V。

(1)传输门导通情况,C=10V,

=0V。控制端C=10V,

=0V,ui=0～10V时,传输门处于导通状态,相当于开关闭合,信号可以双向传送,既可以由A流向F,也可以由F流向A。当信号ui在0～3.5V范围内变化时,VTN管导通,其导通电阻约几百欧姆,而VTP截止,其截止电阻约108Ω,总的并联电阻呈低阻状态。当信号ui在3.5～6.5V范围内变化时,VTN和VTP两管同时导通,也呈低阻导通状态。当信号ui在6.5～10V范围内变化时,VTN管截止,截止电阻约108Ω,VTP管导通,导通电阻约几百欧姆,传输门仍呈低阻导通状态。

(2)传输门截止情况,C=0V,

=10V。当控制端C=0V,

=10V时,传输门处于截止状态,相当于开关断开,输入和输出隔离,信号不能传送。当信号uO在0～10V范围内变化时,VTN管的栅源电位差UGSN=0～－10V＜0,故VTN管截止,而VTP管栅源电位差UGSP=0～10V＞0,故VTP管也截止。这样两管均处于截止状态,截止电阻约108Ω,输入A和输出F隔离,传输门截止。将一个传输门和一个CMOS反相器按图6.4.6所示的方式连接。反相器的输入端接传输门控制端C,反相器输出端连接传输门的控制端,则可构成单刀模拟开关。

C为高电平逻辑1时,传输门导通,输入A和输F可以进行双向数据传送。

C为低电平逻辑0时,传输门断开,不能进行数据传送。CMOS传输门和反相器是CMOS电路的两个基本单元,任何复杂的CMOS集成电路均是由这两个基本电路构成的。图6.4.6模拟开关6.5使用集成电路的注意事项6.5.1使用TTL电路的注意事项

1.多余输入端的处理

(1)悬空不用相当于该输入端接高电平。这种方法简单,在外界干扰很小的场合下使用。

(2)与同一门电路的其他输入端并联。这种做法影响前级负载，并增加输入电容,影响电路的工作速度。

(3)将多余输入端直接接电源UCC(与门、与非门)或接地(或门、或非门)。采用这种方法时,电路工作可靠。

2.输出端的连接问题具有推拉输出的TTL电路不允许输出端互相连接,一旦出现输出互连,将损坏器件。集电极开路OC门和三态逻辑门电路(TSL)允许输出端互相连接,实现线与功能。输出端不可直接接电源UCC或直接接地,OC门必须经外接电阻后再接电源。6.5.2使用CMOS电路的注意事项

CMOS集成电路是一种高输入阻抗,微功耗的器件,使用时必须十分注意。

1.输入端的处理

CMOS集成电路大都采用电阻二极管保护电路,以避免静电高压击穿栅极与衬底之间的SiO2绝缘层。加保护电路后,CMOS电路的输入电阻略有下降,约为108～1011Ω。在使用时,仍需注意以下几点:

(1)不使用的输入端不能悬空,应根据逻辑功能接UDD(与门、与非门)或USS(或门、或非门)。

(2)多余输入端不要并联使用。因为并联使用将增加输入端的电容量,降低工作速度。

(3)CMOS电路在未接通电源以前,不允许输入端先行输入信号。

(4)CMOS电路输入信号的幅值必须严格小于电源电压,要求USS≤ui≤UDD。

2.输出端的处理

(1)输出端不能直接接UDD(或接USS)。

(2)CMOS电路(三态电路除外)的输出不能并联构成线与。因为不同器件的参数不一致,若输出端并联,则可能导致NMOS管和PMOS管同时导通,形成大电流,损坏器件。

3.其他注意事项

(1)CMOS集成电路在使用时一定要先接通电源,后接入信号,实验工作者尤需注意。

(2)UDD和USS绝不允许接反,电源正端UDD对于负端USS必须要大于0.5V以上,电源极性的倒接将使电路永久性失效。

(3)器件中不使用的输入端决不能悬空,必须按功能接UDD(或USS)。6.5.3

TTL与CMOS电路的接口

1.TTL驱动CMOS电路

TTL电路驱动CMOS电路可采用TTLOC门来实现,如图6.5.1所示。图6.5.1

TTL驱动CMOS电路

2.CMOS驱动TTL电路

CMOS电路具有较宽的工作电压,可以在5V下工作,因此CMOS电路的输出逻辑电平可以满足TTL电路的要求。CMOS电路的驱动能力较低,目前已有专用的接口电路——缓冲器,如CC4009是双电源六反相缓冲器,CC4010是双电源六同相缓冲器,CC4049是单电源六反相缓冲器,CC4050是单电源六同相缓冲器,视需要可灵活选择使用,如图6.5.2所示。图6.5.2

CMOS驱动TTL电路本章小结本章讨论了晶体管的开关特性,晶体三极管反相器,TTL和MOS集成逻辑门的电路结构、工作原