第4章TTL电路半导体集成电路共14章讲义资料

2025/1/91半导体集成电路学校：西安理工大学院系：自动化学院电子工程系专业：电子、微电时间：秋季学期2025/1/92主要内容简易TTL逻辑门2.四管单元TTL逻辑门3.五管单元TTL逻辑门2025/1/93VBEVBC饱和区反向工作区截止区正向工作区(正偏)(反偏)(正偏)(反偏)CBEnpn正向工作区IBICIEIE=IB+IC反向工作区IBICIEIC=IB+IE饱和工作区CBEVCES截止区CBE2025/1/95简易TTL与非门ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门工作原理R1R2VCCB1ABC4K4K4K4K几个假设：1.发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和时，取VbeS=0.7V.2.集电结正向饱和压降，取VbcF=0.6~0.7V。3.晶体管饱和压降，当T1管深饱和时，因Ic几乎为零，取VceS＝0.1V，其余管子取

VceS＝0.3V2025/1/96简易TTL与非门1.输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOHT2管的集电结反偏，Ic1很小，满足βIB1>Ic1，T1管深饱和，VOCS1=0.1V，VB2=0.4V2025/1/97简易TTL与非门2.输入信号全为高电平R1R2VCCB1ABC1.4VVOH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的发射结反偏,集电结正偏,工作在反向有源区,集电极电流是流出的,T2管的基极电流为:IB2=-IC1=IB1+bIB1≈IB1（b<0.01)IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管饱和，T2管的饱和电压VCES=0.3V∴VOL=0.3V2025/1/98ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区假设:ßF=20,ßR=0.02IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA-IE1=ßRIB1=0.02*0.9=0.018mA-IC1=(ßR+1)IB1=0.918=IB2假设T2管工作在正向放大区在R2上产生的压降为18mA*4K=72V4K4K不成立2025/1/99

两管单元TTL与非门的静态特性电压传输特性VO(V)VOHVOLQ1Vi(V)Q2Q1,Q2

截止区

过渡区

导通区VOH:输出电平为逻辑”1”时的最大输出电压VOL:输出电平为逻辑”0”时的最小输出电压VIL:仍能维持输出为逻辑”1”的最大输入电压VIH:仍能维持输出为逻辑”0”的最小输入电压VILVIH2025/1/910噪声抑制与噪声容限VOHVOLVILVOHVIHVOL噪声最大允许电压噪声最小允许电压2025/1/911噪声抑制与噪声容限高噪声容限低噪声容限不定区VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH2025/1/912有效低电平输出Vin输入低电平有效范围0VIL有效高电平输出Vout输入高电平有效范围VIHVDD过渡区VOHVOL噪声噪声幅值＋VOL<VIL噪声幅值<VIL-VOL高电平噪声噪声幅值＋VIH<VOH噪声幅值<VOH-VIH低电平NMH=VOH-VIHNML=VIL-VOL噪声抑制与噪声容限高噪声容限低噪声容限2025/1/9132.抗干扰能力VO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIH2025/1/914VO(V)VOHVOLVi(V)VILVIHVLVNMH=VOH-VIHVNML=VIL-VOLVNMLVNMH2025/1/915VA:00.6V;>0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2VCCVOB1B2T1T22025/1/916简易TTL与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流0.4VIOH2.负载能力2025/1/917

两管单元TTL与非门的静态特性-负载能力...能够驱动多少个同类负载门正常工作NN扇出2025/1/918ABCR1R2VCCB1B2T1T24K4K1.求低电平输出时的扇出解：负载电流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。。。IILN个ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K≈1.1mA解得：NN≈32025/1/919ABCR1R2VCCB1B2T1T24K4K2.求高电平输出时的扇出要求保证输出高电平≥3V解：负载电流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。。。IIHN个ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2≥3VNN=25＝252025/1/920ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门的静态特性3.直流功耗P=ICC*VCC静态功耗：电路导通和截止时的功耗1.空载导通电源电流ICCL:2.空载截止电源电流ICCH:3.电路

平均静态功耗：4K4K2025/1/921ABCR1R2VCCVOB1B2T1T2

两管单元TTL与非门的瞬态特性延迟时间下降时间存储时间上升时间Vit0Vit0t0t1t2t3t4t5td=t1-t0tf=t2-t1ts=t4-t3tr=t5-t42025/1/922

平均传输延迟时间tpd导通延迟时间tPHL

：输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间，截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间，平均传输延迟时间tpd：通常tPLH＞tPHL，tpd越小，电路的开关速度越高。输入信号VI输出信号V0返回2025/1/923简易TTL与非门的版图接触孔集电区基区发射区电阻电源线VCCVSS2025/1/924ABCR1R2VCCVOB1B2T1T2简易TTL与非门的缺点1.输入抗干扰能力小2.电路输出端负载能力弱3.IB2太小，导通延迟改善小四管单元与非门2025/1/925

典型四管单元TTL与非门ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R52025/1/926

典型四管单元TTL与非门ABCR1R2VCCVOB1B2T1T2T3T5T2管使电路低电平噪声容限VNML提高了一个结压降，因此电路抗干扰能力增强。T3、T5构成推挽输出（又称图腾柱输出），使电路负载能力增强。T5基极驱动电流增大，电路导通延迟得到改善。ABCR1R2VCCVOB1B2T1T2电平移位作用R3R41802025/1/927ABCR1R2VCCVOB1B2T1T2两管单元TTL与非门

电路抗干扰能力小电路输出端负载能力弱

IB2小，导通延迟较大四管单元TTL与非门T2管的引入提高了抗干扰能力有源负载的引入提高了电路的负载能力ABCR1R2VCCVOB1B2T1T2T52025/1/928ABCR1R2VCCVOB1B2T1T2T5电路导通时，T2、T5饱和VO=VOL这时，T2管的集电极和输出之间的电位差为：VC2-VO=VCES2+VBES5-VCES5≈VBES5=0.8VT5和D不能同时导通D起了电平移位的作用R5T32025/1/929ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管，T4管不会进入饱和区反向时T4管的基极有泄放电阻，使电路的平均延迟时间下降四管单元TTL与非门五管单元TTL与非门2025/1/9305管单元TTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号2025/1/931TTL与非门工作原理

输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V2025/1/932

输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于反向放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：饱和状态，TTL与非门工作原理2025/1/933

输入端全为高电平，输出为低电平

输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系T1：反向放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态TTL与非门工作原理2025/1/934TTL与非门工作速度存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。改进型TTL与非门

可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度2025/1/935n-epiP-SiP+P+Sn+Epn+Bn+-BLCB2025/1/936返回改进型TTL与非门

增加有源泄放电路1、提高工作速度由T6、R6和R3构成的有源泄放电路来代替T2射极电阻R3减少了电路的开启时间缩短了电路关闭时间2、提高抗干扰能力T2、T5同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.7V左右2025/1/937TTL“与非”门的静态特性及主要参数

电压传输特性TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即VO=f（VI）截止区当VI≤0.6V，Vb1≤1.3V时，T2、T5截止，输出高电平VOH=3.6V线性区当0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V时，T2导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降转折区饱和区返回2025/1/938VILVOHVIHVOLTTL“与非”门的静态特性及主要参数

抗干扰能力（噪声容限）VIL：保证输出为标准高电平VOH的最大输入低电平值VIH：保证输出为标准低电平VOL的最小输入高电平值低电平噪声容限VNL：VNL=VIL-VOL高电平噪声容限VNH：VNH=VIH-VOH2025/1/939TTL“与非”门的静态特性及主要参数

输入特性输入电流与输入电压之间的关系曲线，即II=f（VI）假定输入电流II流入T1发射极时方向为正，反之为负1.输入短路电流ISD（也叫输入低电平电流IIL）当VIL=0V时由输入端流出的电流前级驱动门导通时，IIL将灌入前级门，称为灌电流负载2.输入漏电流IIH（输入高电平电流）指一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。约10μA左右返回2025/1/940

扇入系数Ni和扇出系数NO1.扇入系数Ni是指合格的输入端的个数2.扇出系数NO是指在灌电流（输出低电平）状态下驱动同类门的个数。其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（≈1.4mA）。No越大，说明门的负载能力越强返回TTL“与非”门的外特性及主要参数2025/1/941

平均传输延迟时间tpd导通延迟时间tPH：L输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间，截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间，平均传输延迟时间tpd：通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns输入信号VI输出信号V0TTL“与非”门的外特性及主要参数返回2025/1/942§2-2其它类型TTL门电路三态逻辑门（TSL）集电极开路TTL“与非”门（OC门）2025/1/943集电极开路TTL“与非”门（OC门）10该与非门输出低电平，T5导通

TTL门输出端并联问题当将两个TTL“与非”门输出端直接并联时：Vcc→R5→门1的T4→门2的T5产生一个很大的电流产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件注：TTL输出端不能直接并联该与非门输出高电平，T5截止2025/1/944TTL与非门电路集电极开路TTL“与非”门（OC门）

OC门的结构RLVC集电极开路与非门（OC门）当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。

OC门完成“与非”逻辑功能逻辑符号：输出逻辑电平：低电平0.3V高电平为VC（5-30V）ABF

2025/1/945

OC门实现“线与”逻辑FRLVC相当于“与门”逻辑等效符号

负载电阻RL的选择集电极开路TTL“与非”门（OC门）2025/1/946集电极开路TTL“与非”门（OC门）

OC门应用--电平转换器OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作