课程设计任务书2硬件加减法器乘法器的设计_第1页
课程设计任务书2硬件加减法器乘法器的设计_第2页
课程设计任务书2硬件加减法器乘法器的设计_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

课程设计任务书2014~2015学年第1学期学生姓名:专业班级:指导教师:杨斐 工作部门:计算机学院一、课程设计题目硬件加减法器、乘法器的设计二、课程设计内容(含技术指标)1.利用QUARTUS软件设计一个5位加减法器和一个5位乘法器,分别实现两个5位有符号数(用二进制补码表示)的减法、减法、乘法运算。2.加减法器电路(行波进位法):一位全加器FA:求补器:(4位为例)N位行波进位补码加、减法器:3.乘法器核心电路(带求补器的阵列乘法器):1)无符号阵列乘法器:2)带求补器的阵列乘法器输入数据分别存放在X、Y两个数据寄存器中,经过运算后,将乘积以十进制显示在数码管上。乘法器总体框图参考下图:(加减器类似)5位*5位阵列乘法器5位*5位阵列乘法器XYZIN(4~0)LDYLDXLDX三、进度安排2014年12月12日,课题讲解,布置任务2014年12月13日,分析、讨论、进行各子模块的设计设计2014年12月16-18日,完成各模块联调,进行测试2014年12月18日,成果验收,进行答辩四、基本要求能够熟练掌握计算机中乘法器模块的工作原理及其多种实现方案;掌握硬件描述语言VHDL及原理图设计方法;熟练掌握QuartusII软件平台;各小组按模块分工,每人独立完成自己负责的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论