计算机组成与结构考试复习

习题一、选择题1、完整的计算机系统应包括（

）A、运算器、存储器、控制器B、外部设备和主机C、主机和实用程序D、配套的硬件设备和软件系统2、计算机系统中的存储器系统是指（）A、RAM存储器B、ROM存储器C、主存储器D、主存储器和外存储器习题一、选择题3、冯·诺依曼机工作方式的基本特点是（）A、多指令流单数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内部选择地址

4、办公自动化（OA）是目前广泛开展的一项计算机应用，按分类，它应属于（）A、实时控制B、科学计算C、数据处理D、计算机辅助设计习题一、选择题5、邮局把信件进行自动分拣，使用的计算机技术是（）A、机器翻译B、自然语言理解C、模式识别D、机器证明6、计算机硬件能直接执行的只有（）A、符号语言B、机器语言C、机器语言和汇编语言D、汇编语言习题一、选择题7、下列说法不正确的是（）任何可以由软件实现的操作也可以由硬件来实现固件就功能而言类似于软件，而从形态来说又类似于硬件在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级。(为什么？)面向高级语言的机器是完全可以实现的。8、在机器数中，（）的零的表示形式是唯一的。A、原码B、补码C、反码D、原码和反码习题一、选择题9、一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则最小值为（）(补码10000011，原码11111100(-125))A、-127B、-32C、-125（负数时，补码越大，原码越小！）D、-310、用n+1位字长（其中1位符号位）表示定点整数时，(原码)所能表示的数值范围是（）A、0≦|N|≦2n+1-1B、0≦|N|≦2n-1C、0≦|N|≦2n-1-1D、0≦|N|≦2n

习题一、选择题11、32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位。则它所能表示的最大规格化正数是（）A、(2-2-23)×2+127B、(1-2-23)×2+127（？？）C、(2-2-23)×2+255

D、2+127-2-23

12、假设下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（）A、11001011B、11010110C、11000001D、11001001习题一、选择题13、长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定都相同，则它们可表示的数的范围和精度为（）A、两者可表示的数的范围和精度相同B、前者可表示的数的范围大但精度低C、后者可表示的数的范围大且精度高D、前者可表示的数的范围大且精度高14、某数在计算机中用8421BCD码（二进制编码的十进制）表示为011110001001，其真值为（）A、789B、789HC、1929D、11110001001B习题一、选择题15、在浮点数补码运算时，判断结果为规格化的条件是（）A、阶符与数符相同B、阶符与数符相异C、数符与尾数小数点后的第一位数字相异D、数符与尾数小数点后的第一位数字相同16、运算器虽有许多部件组成，但核心部分是（）A、数据总线B、算术逻辑运算单元C、多路开关D、通用寄存器习题一、选择题17、在定点运算器中，溢出判断电路一般用（）来实现A、与非门B、或非门C、异或门D、与或非门18、在定点数运算中产生溢出的原因是（）A、运算过程中最高位产生了进位或借位B、参加运算的操作数超出了机器的表示范围C、运算的结果的操作数超出了机器的表示范围D、寄存器的位数太少，不得不舍弃最低有效位习题一、选择题19、存储器是计算机系统中的记忆设备，它主要用来（）A、存放数据B、存放程序C、存放数据和程序D、存放微程序20、存储单元是指（）A、存放一个二进制信息位的存储元B、存放一个机器字的所有存储元的集合C、存放一个字节的所有存储元的集合D、存放两个字节的所有存储元的集合习题一、选择题21、计算机的存储器采用分级存储体系的主要目的是（）A、便于读写数据B、减小机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的矛盾22、某计算机字长为16位，它的存储容量为64KB，若按字编址，那么它的寻址范围是（）A、64KB、32K（64*210*23/16=32K）C、64KBD、32KB习题一、选择题23、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的最小数目为（）A、23(SRAM静态随机存储器)B、25C、50D、19（8位就有8根数据线，512=29，就有9根地址线，再加2=19）24、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为（）A、64，16B、16，64C、64，8(64k=216，有16根地址线，16位就有16根数据线)D、16，16习题一、选择题25、主存储器和CPU之间增加Cache的目的是（）A、解决CPU和主存之间的速度匹配问题B、扩大主存储器的容量C、扩大CPU中通用寄存器的数量D、既扩大主存容量又扩大CPU中通用寄存器的数量26、采用虚拟存储器的主要目的是（）A、提高主存储器的存取速度B、扩大主存储器的存储空间并能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间习题一、选择题27、双端口存储器所以能高速进行读/写，是因为采用（）A、高速芯片B、两套相互独立的读写电路C、流水技术D、新型器件28、下列因素下，与Cache的命中率无关的是（）A、主存的存取时间B、块的大小C、Cache的组织方式D、Cache的容量习题一、选择题29、在下列Cache替换算法中，速度最快的是（）A、最不经常使用（LFU）算法B、近期最少使用（LRU）算法C、随机替换D、先进先出（FIFO）算法30、在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为（）A、全相联映射B、直接映射C、组相联映射D、混合映射习题一、选择题31、指令系统中采用不同的寻址方式的目的主要是（）A、实现存储程序和程序控制B、缩短指令长度，扩大寻址空间，提高编程灵活性C、可以直接访问外存D、提供扩展操作码的可能并降低指令译码难度32、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（）A、堆栈寻址方式B、立即寻址方式C、隐含寻址方式D、间接寻址方式习题一、选择题33、寄存器间接寻址方式中，操作数处在（）A、通用寄存器B、主存单元C、程序计数器D、堆栈34、变址寻址方式中，操作数的有效地址等于（）A、基址寄存器内容加上形式地址B、堆栈指示器内容加上形式地址C、变址寄存器内容加上形式地址D、程序计数器内容加上形式地址习题一、选择题35、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果进栈操作的动作是：（A）

MSP，（SP）-1

SP，那么出栈操作的动作应为（）A、（MSP）

A，（SP）+1

SPB、（SP）+1

SP，（MSP）

AC、（SP）-1

SP，（MSP）

AD、（MSP）

A，（SP）-1

SP36、程序控制类指令的功能是（）A、进行算术运算和逻辑运算B、进行主存和CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序习题一、选择题37、下列几项中，不符合RISC指令系统的特点是（）A、指令长度固定，指令种类少B、寻址方式种类尽量减少，指令功能尽可能强C、增加寄存器的数目，以尽量减少访存次数D、选取使用频率最高的一些简单指令，以及很有用但不复杂的指令

38、中央处理器是指（）A、运算器B、控制器C、运算器和控制器D、运算器、控制器和主存储器习题一、选择题39、在CPU中跟踪指令后继地址的寄存器是（）A、主存地址寄存器B、指令寄存器C、程序计数器D、状态条件寄存器40、操作控制器的功能是（）A、产生时序信号B、从主存取出一条指令C、完成指令操作码译码D、从主存取出一条指令，完成指令操作码译码，产生有关的操作控制信号

习题一、选择题41、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（）来规定A、主存中读取一个指令字的最短时间B、主存中读取一个数据字的最长时间C、主存中写入一个数据字的平均时间D、主存中读取一个数据字的平均时间42、同步控制是（）A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都相同的方式习题一、选择题43、微程序控制器中，机器指令与微指令的关系是（）A、每条机器指令由一段用微指令编成的微程序来解释执行B、一条微指令由若干条机器指令组成C、每条机器指令由一条微指令来执行D、一段机器指令组成的程序可由一条微指令来执行44、下列部件中不属于控制器的部件是（）A、指令寄存器B、操作控制器C、程序计数器D、状态条件寄存器习题一、选择题45、为了确定下一条微指令的地址，通常采用断定方式，其基本思想是（）A、用程序计数器PC来产生后继微指令地址B、用微程序计数器μPC来产生后继微指令地址C、通过微指令控制字段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址D、通过指令中指定一个专门字段来控制产生后继微指令地址46、计算机操作的最小时间单位是（）A、时钟周期B、指令周期C、CPU周期D、微指令周期习题一、选择题47、下列不属于微指令结构设计所追求的目标的是（）A、提高微程序的执行速度B、提高微程序设计的灵活性C、缩短微指令的长度D、增大控制存储器的容量48、计算机使用总线结构的主要优点是便于实现积木化，同时（）A、减少了信息传输量B、提高了信息传输的速度C、减少了信息传输线的条数D、提高了信息传输的效率习题一、选择题49、在三种集中式总线控制中，（）方式响应时间最快A、链式查询B、计数器定时查询C、独立请求D、无法比较

50、数据总线的宽度由总线的（）定义A、物理特性B、功能特性C、电气特性D、时间特性习题一、选择题51、下列陈述中不正确的是（）A、在双总线系统中，访存操作和输入/输出操作各有不同的指令B、系统吞吐量主要取决于主存的存取周期C、总线的功能特性定义每一根线上信号的传递方向和有效电平范围D、早期的总线结构以CPU为核心，而当代的总线系统由总线控制器完成多个总线请求者之间的协调与仲裁

52、下列各项中，（）是同步传输的特点A、需要应答信号B、各部件的存取时间比较接近C、总线长度较长D、总线周期长度可变习题一、选择题53、计算机系统的输入输出接口是（）之间的交接界面A、CPU与存储器B、主机与外围设备C、存储器与外围设备D、CPU与系统总线

54、计算机的外围设备是指（）A、输入/输出设备B、外存设备C、远程通信设备D、除了CPU和内存以外的其他设备习题一、选择题55、活动头磁盘存储器的平均存取时间是指（）A、最大找道时间加上最小找道时间B、平均找道时间C、平均找道时间加上平均等待时间D、平均等待时间

56、中断发生时，由硬件保护并更新程序计数器PC，而不是由软件完成，主要是为了（）A、能进入中断处理程序并能正确返回原程序B、节省内存C、提高处理机的速度D、使中断处理程序易于编制，不易出错。

习题一、选择题57、中断向量地址是（）A、子程序入口地址B、中断服务程序入口地址C、中断号D、中断返回地址

58、为了便于实现多级中断，保存现场信息最有效的方法是采用（）A、通用寄存器B、堆栈C、存储器D、外存习题一、选择题59、当采用以下方式输入操作时，CPU存在踏步等待现象的是（）A、程序查询方式B、中断方式C、DMA方式

D、通道方式

60、在采用DMA方式高速传输数据时，数据传送是（）A、在总线控制器发出的控制信号控制下完成的B、在DMA控制器本身发出的控制信号控制下完成的C、由CPU执行的程序完成的D、由CPU响应硬中断处理完成的习题一、选择题61、中断允许触发器用来（）A、表示外设是否提出了中断请求B、CPU是否响应了中断请求C、CPU是否正在进行中断处理D、开放和关闭可屏蔽硬中断

62、周期挪用方式常用于（）方式的输入/输出中A、DMAB、中断C、程序传送D、通道习题一、选择题63、如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求，若要调整中断事件的响应次序，可以利用（）A、中断嵌套B、中断向量C、中断响应D、中断屏蔽

64、中断允许触发器用来（）A、表示外设是否提出了中断请求B、CPU是否响应了中断请求C、CPU是否正在进行中断处理D、开放和关闭可屏蔽硬中断习题二、填空题1、在冯·诺依曼机中，将计算机硬件分为（）、控制器、（）、输入设备和输出设备等五个组成部分。

2、8位计算机中，-23的原码为（），反码为（），补码为（），移码为（）。3、主存按内容的可变性可以划分为（）和（）。4、一台计算机所有机器指令的集合称为这台计算机的（）。指令格式是指令用二进制码表示的结构形式，通常由（）字段和地址码字段组成。

运算器存储器10010111111010001110100101101001随机读写存储器RAM只读存储器ROM指令系统操作码习题二、填空题5、一般来说，CPU具有指令控制、（）、时间控制、（）等四个方面的功能。

6、在设计浮点加减运算部件时，一般要经过判0操作、（）、尾数加减、（）与舍入等5个步骤。7、磁盘存储器由（）、磁盘驱动器和盘片3部分组成。（）是磁盘记录信息的最小单位。8、在计算机系统中，多个系统部件之间信息传送的公共通路称为（）。就其所传送信息的性质而言，在公共通路上传送的信息包括（）、数据和控制信息。操作控制数据加工对阶规格化磁盘控制器扇区总线地址习题二、填空题9、在计算机系统中，CPU对外围设备数据传送的控制方式大致可分为程序查询方式、程序（）方式、（）方式、通道方式和外围处理机方式这五种。

10、如果进入流水线的两条相邻指令，后者用到前者产生的结果，则称两条指令存在（）相关。如果流水线中因硬件资源满足不了指令重叠执行的要求而发生的冲突则称为流水线的（）冲突。11、目前大多数计算机都采用了（）、主存储器和（）构成的三级存储系统。这个存储系统可以看成是由（）层次和（）层次构成的系统。中断DMA数据结构Cache辅存Cache—主存主存—辅存习题三、计算题1、某机器字长8位，设X=25/32，Y=-21/64，试计算X补，Y补，[-Y]补，[X+Y]补，[X-Y]补，并判断结果是否溢出。

2、若浮点数ｘ的754标准存储格式为(C1B68000)16，求其浮点数的十进制值。

3、设有两个十进制数：x=-0.875×21，y=0.625×22。（1）将x，y的尾数转换为二进制补码形式。（2）设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求z=x-y的二进制浮点数规格化结果。习题三、计算题4、设10001010110是一个采用偶校验的（7,4）海明校验码，试判断是否有错？如果有错，请纠正。

5、选择生成多项式G(X)=X3+X+1，请将4位有效信息1101编码成7位CRC码。

6、已知X=0011，Y=-0101，试用补码一位乘法Booth算法求X×Y，给出规范的运算步骤。7、设X=0.101001，Y=0.111，用原码加减交替法求X/Y，给出规范的运算步骤。习题三、计算题8、一个硬磁盘内有8片盘片，每片有两个记录面，每个记录面有1000个磁道，每个磁道分32个扇区，磁盘转速为每分钟5400转。问：（1）磁盘内有多少个柱面？（2）该磁盘的存储容量为多少？（3）该磁盘能提供的最大数据传输率是多少？

9、某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽又是多少?分析影响带宽的因素。习题三、计算题10、某计算机系统的内存储器由Cache和主存构成，Cache的存储周期为45ns，主存的存储周期为200ns，已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问：（1）Cache的命中率是多少？（2）CPU访存的平均时间是多少？（3）Cache—主存系统的效率是多少？

11、假设主存只有a，b，c三个页框，组成a进c出的FIFO队列进程，访问页面的序列是0，1，2，4，2，3，0，2，1，3，2号。若采用：（1）FIFO算法；（2）FIFO+LRU算法。用列表法求两种策略的命中率。习题三、计算题12、一个直接映象的cache由32个存储块组成，主存包含2048个存储块，每块32个字，试回答：（1）主存地址有多少位？cache地址有多少位？（2）计算主存地址格式中，区号、块号和块内地址的位数。（3）主存地址为(E8A8)16的字单元映射在cache中的什么位置？习题三、计算题13、如下图所示的动态多功能流水线由5段构成，加法用1、3、4、5段，乘法用1、2、5段，第4段的时间为2△t，其它各段时间均为△t，而且流水线的输出可以直接返回输入或暂存于相应的流水线寄存器中。若在该流水线上计算∑(Ai×Bi)，1≤i≤4，试计算其吞吐率、加速比和效率。12345加法乘法△t△t△t△t2△t习题四、简答题1、简要说明计算机系统结构、计算机组成与计算机实现的概念及它们之间的相互关系？2、简述指令、指令系统的概念及指令的基本格式。3、何为RISC？何为CISC？并简述RISC的设计原则。4、什么叫寻址方式？试最少举例3种常见的寻址方式。5、简述CPU的主要功能。6、控制器的控制方式通常分为哪两种实现方法？各有何优缺点？习题四、简答题7、什么叫刷新？动态随机存储器为什么需要刷新？有哪几种常用的刷新方法？8、试比较DRAM和SRAM的差别。9、何为总线？简述计算机采用总线结构有哪些优点。10、简述链式集中式仲裁的工作原理并分析其优缺点。11、什么叫接口？并简述I/O接口的基本功能。12、外围设备的I/O数据传送控制方式分哪几类？各具什么特点？习题四、简答题13、什么是中断？简述中断的处理过程。14、什么是DMA？什么样的I/O设备与主机交换信息时采用DMA方式？15、简述流水线技术的特点。16、简述计算机为什么要引入多级存储层次？并简述现代计算机采用的三级存储系统的内容。17、简述指令周期、机器周期和时钟周期的概念和相互关系。18、简述Cache的替换策略近期最少使用（LRU）算法原理。习题五、分析设计题1、如图所示是某SRAM的写入时序图，其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图中写入时序中的错误，并画出正确的写入时序图。地址数据CSR/W习题五、分析设计题2、某SRAM芯片有17位地址线和4位数据线。用这种芯片为32位字长的处理器构成1M×32位的存储器，并采用模块板结构。问：（1）若每个模块板为256K×32位，共需几块板？（2）每块板内需要多少片这样的芯片？（3）所构成的存储器共需多少片这样的芯片？（4）共需多少位地址线，各完成什么功能？习题五、分析设计题3、指令格式结构如下图所示，试分析指令格式及寻址方式特点。

OP目的寄存器源寄存器15109540OP源寄存器变址寄存器15107430位移量（16位）习题五、分析设计题4、某机存储器容量为64K×16位，该机访存指令格式如下图所示，其中：M为寻址模式：0为直接寻址，1为基址寻址，2为相对寻址，3为立即寻址；I为间址特征(I＝1间址)；X为变址寻址。设PC为程序计数器，RX为变址寄存器，RB为基址寄存器。问：（1）该指令能定义多少种操作?（2）立即寻址操作数的范围？（3）在非间址情况下，写出每种寻址方式的计算有效地址的表达式。（4）设基址寄存器为14位，在非变址直接基址寻址时，指令的寻址范围是多少？（5）间接寻址时，寻址范围是多少？OPMIXD151211109870习题五、分析设计题5、某机指令格式如下图所示：其中：I为间址特征位(I=0，直接寻址；I＝1，一次间接寻址)；假设存储器部分单元内容如下表所示，指出下列机器指令（十六进制表示）的有效地址：（1）D7（2）DF（3）DE（4）D2OPID74320地址号(十六进制)内容(十六进制)0001015E029D037404A40515060407A0习题五、分析设计题6、如图所示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU由+、-控制信号决定可完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号。未标字符的线为直通线，不受控制。“SUBR1，R3”指令完成（R3）-（R1）→R3的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。

习题五、分析设计