FPGA总练习试题附答案

第页FPGA总练习试题附答案1.下列标识符中，（）是不合法的标识符。A、State0B、9moonC、Not_Ack_0D、Signall【正确答案】：B2.基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→综合→_____→______→适配→编程下载→硬件测试。正确的是①功能仿真②时序仿真③逻辑综合④配置⑤分配管脚A、③①B、①⑤C、④⑤D、④②【正确答案】：B3.下列描述中采用时钟正沿触发且reset异步下降沿复位的代码描述是A、B、C、D、【正确答案】：C4.若a=9,执行$display(“currentvalue=%0b,a=%0d”,a,a)正确显示为（）A、currentvalue=1001,a=09B、currentvale=1001,a=9C、1001,9D、currentvale=00…,a=9【正确答案】：B5.下列语句中，不属于并行语句的是（）。A、过程语句B、assign语句C、case语句D、元件例化语句【正确答案】：C6.在verilog中，下列语句哪个不是分支语句？（）。A、if-elseB、caseC、casezD、Repeat【正确答案】：D7.Verilog语言与C语言的区别，不正确的描述是（）A、Verilog语言可实现并行计算,C语言只是串行计算。B、Verilog语言可以描述电路结构,C语言仅仅描述算法。C、Verilog语言源于C语言，包括它的逻辑和延迟。D、Verilog语言可以编写测试向量进行仿真和测试。【正确答案】：C8.如果线网类型变量说明后未赋值，起缺省值是（）A、xB、1C、0D、z【正确答案】：D9.在verilog语言中，a=4b'1011，那么&a=（）A、4b'1011B、4b'1111C、1b'1D、1b'0【正确答案】：D10.时间尺度定义为timescale10ns/100ps，选择正确答案（）A、时间精度10nsB、时间单位100psC、时间精度100psD、时间精度不确定【正确答案】：C11.现网中的值被解释为无符号数。在连续赋值语句中，assignaddr[3:0]=-3;addr被赋予的值是（）A、4’b1101B、4’b0011C、4’bxx11D、4’bzz11【正确答案】：A12.“a=4’b11001,b=4’bx110”选出正确的运算结果（）A、a&b=0B、a&&b=1C、b&a=xD、b&&a=x【正确答案】：B13.针对VerilogHDL语言中的case语句说法不正确的是（）。A、case语句表达式的取值可以超出语句下面列出的值的范围。B、语句各分支表达式允许同时满足case表达式的值。C、条件语句中的选择值需要完整覆盖表达式的取值范围。D、保险起见,case语句最后分枝最好都加上default语句【正确答案】：A14.状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。【正确答案】：C15.P,Q,R都是4bit的输入矢量，下面哪一种表达形式是正确的()A、inputP[3:0],Q,R;B、inputP,Q,R[3:0];C、inputP[3:0],Q[3:0],R[3:0];D、input[3:0]P,[3:0]Q,[0:3]R;E、input[3:0]P,Q,R;【正确答案】：E16.下列语句中，不属于并行语句的是：_______A、过程语句B、assign语句C、元件例化语句D、case语句【正确答案】：D17.已知“a=1b’1;b=3b'001;”那么{a,b}＝（）A、4b'0011B、3b'001C、4b'1001D、3b'101【正确答案】：C18.FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，是一个可以通过编程来改变内部结构的芯片。本质上是（）。A、一块芯片B、一个电子设备C、一块可编程的数字芯片D、产品【正确答案】：C19.a=5'b11001;b=3'b101;则c=a&b的结果为：A、3'b001B、5'b00001C、5'b11001D、5'b111117.【正确答案】：B20.在verilog中，下列语句哪个不是分支语句？（）A、if-elsB.casC.casezD、repeat【正确答案】：D21.Verilog语言与C语言的区别，不正确的描述是（）A、Verilog语言可实现并行计算,C