数字电路第4版习题解答

44PAGE1第1章习题解答1．用4位格雷码表示0、1、2、…、8、9十个数，其中规定用0000四位代码表示数0，试写出三种格雷码表示形式。解：G3G2G1G0G3G2G1G0G3G2G1G00000000000000001001001000011011011000010010010000110010110011110011110111111111110101101110111101100110001101000100000102．试述余3循环码的特点，并说明它与余3码有何关系？解：余3循环码的主要特点是任何两个相邻码只有一位不同，它和余3码的关系是：设余3码为B3B2B1B0，余3循环码为G3G2G1G0，可以通过以下规则将余3码转换为余3循环码。（1）如果B0和B1相同，则G0为0，否则为1；（2）如果B1和B2相同，则G1为0，否则为1；（3）如果B2和B3相同，则G2为0，否则为1；（4）G3和B3相同。3．如果存在某组基本运算,使任意逻辑函数F（X1，X2，…，Xn）均可用它们表示，则称该组基本运算组成完备集。已知与、或、非三种运算组成完备集，试证明与、异或运算组成完备集。解：将异或门的其中一个输入端接高电平即转化为非门，根据ABAB可知，利用与非或、与或非4.ABCDEFA、B1人；ADA、E、F4242B、CCD（6）DE答：Y(AB)(AD)(AEFAEFAEF)(BCBC)(CDCD)(DE)5．根据图P1.5所示时序图，列出逻辑函数Z=F(A,B,C)的真值表，并写出其标准积之和表达式。ABCZ图P1.5解：根据时序图列出真值表：ABCZ00000011010001111000101011011111ZA6．列出逻辑函数YABBC的真值表。解：YABCABCABABABCACABCABCY00000010010001101001101144311001110111&7111&&≥1&&≥1&C &1L2&1ABC

图P1.7L2L1ABCABCABCABC(ABC)(ABC)(ABC）真值表ABCL1L2ABCL1L200010100010010110101010011100101110111008．试用4个二输入与非门实现逻辑函数LABAB。解：LABABABABAABBA(AB)B(AB) AABBABAABBABAABBAB逻辑电路图&&&&&&&& LB9．利用真值表证明不等式ACBCABDBCABACD。4444解：令Y1ACBCABDY2BCABACD当D=0时，Y1ACBCAB，Y2BCABAC列出函数真值表：ABCY1Y20000100110010010111110011101111100111111从真值表可知：

Y1≠Y210．已知逻辑函数FABCABCBC，求：最简与-或式、最简或非-或非式、最小项之和、最大项之积表达式。解：最简与-或式：解：最简与-或式：FABC+ABC+BCAB(C+C)+BCAB+BC或非-或非式：FAB+BCABBC(AB)(BC)ABACBCABBCFABBC(AB)(BC)(AB)(BC)(AB)(BC)最小项表达式：FABC+ABC+(AA)BCABC+ABC+ABCABCm(2,4,5,6)最大项表达式：FM(0,1,3,7)11．某组合逻辑电路如图P1.11所示。（1）写出函数Y的最简与-或式；（2）用与非门画出其简化后的电路。445&&≥1&Y&&≥1&ABC11图11（）YACBCCBC （2）Y&&AB&&& Y&C12XYX+Y=1XY=0XYABCDABCDABBCCDDA。证：令XABCDABCD，YABBCCDDA∵(ABCD)(ABBCCDD0XYABCDABCDABBCCDDAACDACDABBCCDDA（利用公式AABAB）ACACABBCCDDA（利用公式AABAB）ACDACDACABBCCD（利用公式ABACBCABAC）ACDACACABBC（利用公式ABABA）DACAABB（利用公式ABAA）CAAB1CB1∴ XY13．用公式法证明：ABBCCAABBCCA解：ABBCCAABCABCABCABCABCABC4646ABCABCABCABCABCABCAB（CC）BC（AA）CA（BB）ABBCCAABBCCAAB)(BC)(CABCABCABBCCA(AB)(BC)(CA)ABCABC14．用公式法证明：ABCABCABBCAC。解：ABBCACABBCAC(A+B)(B+C)(A+C)(ABACBC)(A+C)ABCABC16．用公式法化简逻辑函数：FAB。FABCDD。FABACCDBCDBCE。解：(1)

FABACBCABCDABACBCAB（AB）CABABCABCFABCDDABACBCCDABCABCDABCCD1FABCDBCDBCEABACCDBCBDBCEBCEBCDFG（利用摩根定理）ABACBCCDBCBDBCEBCEBCDFG（利用常用公式二ABACBCABAC）ABACBCDBDBCEBCEBCDFGACBCDCE17．试用卡诺图法化简逻辑函数：（1）F(A,B,C)=∑m(0,1,2,4,5,7)。（2）F(A,B,C,D)=∑m(4,5,6,7,8,9,10,11,12,13)。（3）F(A,B,C,D)=∑m(1,3,5,7,9)+∑d(10,11,12,13,14,15)。（4）F(A,B,C,D)=∑m(5,7,13,14)+∑d(3,9,10,11,15)（5）FBCDABCDCDCD0。）

A0001 11 10A0001 11 10011 0 111 1 1 04747F(A,B,C)BACAC（2）FABD00011110000000011111111100101111FABABBC或者FABABAC（3）根据题意画出卡诺图，如图所示。将函数包含的最小项（用1表示）和无关项（用×表示）填入对应方格。利用无关项的特点，我们可画出包含8个方格的包围圈，并得到逻辑函数的最简形式为L=DCD00 01 11 10CD00 01 11 10AB0000×00101101101×1100×××F（5）YBCDABCDABCDABCDABCDABCD=m(5,7,9,13)约束条件CDCD0，意味着C、D不能同时为1，也不能同时为0。对应着8个无关项。CDAABCDDABCDD0d(0,3,4,7,8,11,12,15)0两个式子都包含了最小项ABCD，根据约束条件，该最小项恒等于0，属于无关项。YF(A,B,C,D)m(5,9,13)d(0,3,4,7,8,11,12,15)44PAGE10YCDAB

00 01 11 1000×0×001×1×011×1×010×1×0YBDAD18．求下面函数表达式的最简或-与式。（1）F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)（2）F(A,B,C,D)=∑m(0,1,4,7,9,10,13)+∑d(2,5,8,12,15)（3）F(ABCD)(AB)(ABD)(BC)(BCD)（）或式:FACBD最简与-或-非式:FABCADCDAB00CDAB000001 11 100111101×1××1×11×00×001CDAB000001 11 100111101×1××1×11×00×001（2）方法一：根据最简与-或式变换得到：FCBDBDC(BD)(BD)BCDBCDFBCDBCD(BCD)(BCD)方法二：利用卡诺图对0方格画包围圈。FBCD F(BCD)(BCD)FCDAB FCDAB 00 01 11 1000 1 1 0 ×01 1× 1011× 1× 010× 1 01FAB00CD00 01 11 10110×01 1× 1 011× 1× 010× 1 0 1(3)方法一：直接按照或-与表达式画卡诺图，如或项YABCD对应的ABCD编码为1000，对应的方格上填上0；或项YAB对应的AB编码为01，则0100、0101、0110、CDAB0000101 11 100 0 101 1 1 1 111 1 1 1 0CDAB0000101 11 100 0 101 1 1 1 111 1 1 1 010 1 0 0 0CDAB0000001 11 101 1 001 0 0 0 011 0 0 0 110 0 1 1 1Y YY(BD)(CD)(AD)(最简或与式)方法二：先求反函数的最简与或式，再取反，得到最简或与式。YABCDABABDBCBCDADCDBDYADCDBD(AD)(CD)(BD)方法三：先求对偶式Y，得到最简式，再求对偶式。19．已知逻辑电路如图P1.19所示，试分析其逻辑功能。P1P2P1P2&&&&AB FP4P4&图P1.19（），B，，C F

B

AABCC

BABCAABCCABCABC(ABC)(ABC)(ABC)ABCABCABCABCABCABC（2）真值表ABCFABCF00001001001110110101110101111110（3）功能ABC。20．分析图P1.20所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。≥1&≥1&≥1&1&SBC1&S&&≥1&&≥1图P1.20解：CO=AB+BC+ACSCABOCABBCCABBCABCAABBCACBABBCACCABBCACABCABBCCBACACCABBAABCABCABCABC真值表ABCSCOABCSCO0000010010001101010101010110010110111111电路功能：一位全加器，A、B为两个加数，C为来自低位的进位，S是相加的和，CO是进位。21．试用与非门设计一逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为10（）（）ABCFABCF00001001001110100101110001101111（2）FAABCAABC（）（3）逻辑图A&B&&C&ABC&&A F&&BC&ABC&2．4（A3AA1A00A8或12≤A＜15时，F1F0。）A3A2A1A0FA3A2A1A0F00001100000001110010001011010000111101100100111001010111101101101111000111111110（2）表达式FA3A2A1FA1A0A3A200011110

00 01 11 10≥1111111≥111111111111000000F1&B1&C(3)逻辑图234ABCDF1F2AB1CD1F11ABCD1F11F1AB0CD0F20F1F2解：F1(AB)CDAB(CD)F2ABCDF2(AB)(CD)244A3A2A1A07m时G9mYR14m。解：设灯亮为1，灯暗为0。A3A2A1A0GYA3A2A1A0GYRA3A2A1A0GYR00000001000100000100010010100010000101001000110001011001010000011000010101000110100101100001110×××01111001111×××②根据真值表，画出如图所示的卡诺图。RA3A200A1A000 01 111001RA3A200A1A000 01 11100111100100××1100000000A3A200011110

00 01 1110

A3A200011110

00 01 11100000001000×0000001000××10000000000000××0101WA2A1A0A3A2A1A0，YA3A1A0A3A2A1A0，RA3A2A3A1A0④画出水位报警器逻辑图如图所示。G Y R≥1≥1≥≥1≥1≥1&&&&&&111A1A0第2章习题解答1P2.1RB30kRB30kiBRC3kiCVT20

VCC=5VRC1kRB50kvI=+6V iB

iCVT50图P2.1（）BivIVBEBRB

60.7mA0.106mA50iBS

VCCVCESRC

120.3mA0.24mA501因为iB＜iBS，故T1管处于放大状态。（b）iB

VCCVBERB

50.7mA0.143mA30iBS

VCCVCESRC

50.3mA0.078mA203因为iB＞iBS，故T2管处于饱和状态。2．写出如图P2.2所示CMOS门电路的逻辑表达式。VDDT8T8T6T4T2T1T5T3VDDVDDYABYAB图P2.2 图P2.3解：等效电路如下图所示。11&11Y1BYAB，这是输入和输出端带缓冲器的或非门。3.写出如图P2.3所示CMOS门电路的逻辑表达式。CMOS门电BMOS管ABCDMOSCD（C）YCDABVDDT8T8T6ABT5ABABABVDDCCDCDCDC+DABABC+DABABABY BYCD4.P2.4VVOVH和VOHVNL和VNHvO/V5V4V3V2V1V0V1V2V3V4V5V

vI/V图P2.4某器件的电压传输特性解：可以，VOH=4V，VOL=1.5V，VIL=2.5V，VIH=3V，VNL=1V，VNH=1V5．电路如图P2.5所示，G1为74HC系列CMOS门电路，其数据手册提供的参数为VOL（max）=0.33V，VOH（min）=3.84V，IOL（max）=4mA，IOH（max）4mAVTVBE=0.7V，VCES=0.3VVVD=2.0V。（1）当输入A、B取何值时，发光二极管VD有可能发光？（2）为使VT管饱和，其β值应为多少？（1DTTG1输出高电平，即A和B至少有一个为低电平。（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足IB≥IBS，式中I VCCVDVCES

52.00.35.3CBS RC

0.51 BIVOHVBEBRB

3.840.70.314mA10代入给定数据后，可求得β≥17。6．分析如图P2.6所示电路的逻辑功能，画出其逻辑符号。VDDVRC510ΩRVRC510ΩRB10kΩVTP1N11TGD A YG1&AB&B图P2.5 图P2.6解：A、B为电路输入变量，F为输出变量，只要列出真值表，就可判断其逻辑功能。ABY00高阻01110高阻110A1YBEN7.P2.7(a)BY10ns。A 0.1

0.1sµA& B=1& B=1t(b)图P2.7解：0.1sµ0.1sµ0.1sµ0.1sµ0.1sµ0.1sµ0.1sµ0.1sµ10ns10nstBtYt8P2.8nD1、、Dn1CS0、、…、CSn1（1）片选信号应满足怎样的时序关系，以便数据D0、D1、…、Dn1通过总线进行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如果所有的信号均无效，总线处在什么状态？BUSG1G2G1G2GnEN1EN1EN1D0

CS1D1DP2.8

CSn1Dn1D（）（2）总线冲突。（3）高阻态。9．分析如图P2.9(a)、(b)所示电路的逻辑功能，写出电路输出函数S的逻辑表达式。BBBTGBBTGTGTGATGTGBS A SBAB B(b)图P2.9（）ABS000011101110输出S是A和B的异或函数，即SAB（2）ABS000011101110输出S是A和B的异或函数，即SAB10．由门电路组成的电路如图P2.10所示，试写出Y1~Y4的逻辑表达式。VDD VDD10kC&10kC&&ENB MOS1 1C

Y2100kCMOS 100kCMOS 10kAB ≥1C≥1(b)&EN&ENLSTTL&1EN20kΩB C

ACMOS& 10kCMOS& 10kTG Y410k&1BC

VDD(c) (d)图P2.10解：当B=0时，Y1=C；当B=1时，Y1=A+C，所以，Y1BCB(AC)CABY2A0BCABCY3BC,Y4ABCCMOSYS0S1S0S0S1S0D34112．图P2.12中，CMOSOD门电路的输出低电平VOL≤0.4V时，允许最大灌电流IOL（max）=4mA，CMOS门的输入电流IIL和IIH均为1μA。如果要求Z点高、低电平VH≥4V、VL≤0.4V，请计算上拉电阻RC的选择范围。（当ZVH=+5V-RC×8×IIH≥4VRC≤

18106

≤125kΩ（2）当Z点输出低电平时，应满足下式：VL=+5V-RC(IOL（max）+8×IIL)≈5V-RCIOL（max）≤0.4V50.4RC≥4103≥1.14kΩ∴1.14kΩ≤RC≤125kΩ1EN1EN1EN11EN1EN1EN1EN& D01&D1&D2&D31

+5VRCZ&RCZ&&&Y1BY2Y3图P2.11 图P2.1213．分析如图P2.13所示LSTTL电路的逻辑功能。VVCCR1A20kVD1R1B20kR24kR450VDVT33AVT2VT4VD2BVTR6A10kVDR54 1YR6B10kVD5VD6VT5RBRC7501.5kVT6图P2.13D6D2R1BD5D1R1A非门T2T1AB1T2T11T52都是低电平时，输出才为高电平。显然这是一个或非门电路，YAB。P2.14LSTTL2.5-102.5-13(b)（2.1100k。ABCABCK电压表读数/V000断开001断开110断开111闭合KV&ENKV&EN1BC图P2.14解：ABCK电压表读数（V）001100110101断开断开闭合闭合04.31.10.215．在图P2.15中有两个线与的OC门G1、G2。它们的输出驱动3个LSTTL与非门G3、G4G5OCVOL0.3VIOL（max）IOZIILIIH0.02mAOCVOL≤0.3VRC+5VG1&G1&RCG2&&&&AB Y1G4CY2DG5Y3图P2.15（G1G2RCIC=2IOZ+（2+2+3）IIH=（2×0.05+7×0.02）mA=0.24mARC上的压降会使输出高电平电压下降，根据题意应满足VOH=VCC-RC×IC≥3VRC

RVCCVOH（53）V8.33kΩICIC（2）G1或G2门输出低电平时

0.24mA考虑最不利的情况，只有一个OC门输出低电平，流入该OC门的电流I =I+3I=VOL3I

14mAROL C IL ILRCRC

50.3143

352所以352Ω≤RC≤8.33kΩ16P2.16IC1a～gIC1LED2.0V，5mAP2.163TTL非LEDab表P2.16IC1a驱动电路abcfdeefgagdbcbcdefg门电路IOHIOLIOZH门电路IOHIOLIOZHIOZL1 EN-0.4mA16mA-0.2mA0.2mA10.2mA16mA1-0.4mA16mA解：由于是共阴数码管，门电路需要提供5mA以上拉电流，三态门和反相器的IOH只有0.4mA，无法满足要求，可以采用OC门，电路图为b111b1111aab（2）52.05mAR

R≤600Ω当输入变低时：50.316mAR≥294ΩR∴294Ω≤R≤600Ω17．ODP2.17（a）所示。AD端输入不同频率标准方波信号，BCY（。(b)A(b)+10VABCD(a)

B1kΩ& Y1& Y2Y B=0，C1kΩ& Y1& Y2B=0，C=1B=1，C=1图P2.17解：当B=0，C=0时，G1和G2均输出高电平，线与后L为高电平，电压为5V。B=1，C=0时，G1AG2L输出A反相的。B=0，C=1时，G1G2BL输出B反相的。B=1，C=1时，G1AG2BL输出占25%B。各种情况下波形如图所示。ABB=0，C=0B=1，C=0B=0，C=1B=1，C=1第3章习题解答18线34C48387H1383→3位二进制码的转换。解：根据下表可得到连线图：G2G1G0有效输出端IB2B1B0000Y0→I7000001Y1→I6001011Y3→I5010010Y2→I4011110Y6→I3100111Y7→I2101101Y5→I1110100Y4→I0111G0G1G2A0G0G1G2A0A1A2+5VE1E2E3Y0Y1Y2Y3Y4Y5Y6Y7I0I1I2I3I4I5I6I7EOGSY0Y1Y2B0B1B2EI74HC14874HC138&Y&Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3CB LA100解：由图写出逻辑函数并化简，得

图P3.2LY0Y2Y4Y6Y0Y2Y4Y6ABCABCABCABCC3．试用一片3线-8线译码器74HC138和与非门实现逻辑函数FABBC。425425解：FABBCABCABCABCABC74HC138&Y&Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3B LA100P3.4LEDA1A0a～f。abdfecA1A000011010abdfec解：根据题意列出真值表

图P3.4A1A0abcdef00011001010011101010010111110010逻辑表达式：a，b，c，d，e，

fA0逻辑图：44PAGE261&1&1≥1&&≥1&A0A1bcdef541P3.5(a)P3.5(b)所示输LLBALBAENA174LS153（1/2）ED0D1D2D3YA0L1 CC(b)图P3.5解：4选1数据选择器的逻辑表达式为：YA1A0D0A1A0D1A1A0D2A1A0D3将A1=A，A0=B，D0=1，D1=C，D2C，D3=C代入得YABABCABCABCABCABCABCABCABC根据表达式可画出波形图：ABCL6．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.6所示，请写出输出L的逻辑函数表达式，并将它化成最简与-或表达式。L0EL0ED0D1D2D3D4D5D6D774LS151A2Y YA0A11图P3.6（）LABCABCABCABCABC（2）用卡诺图化简BC00 01BC00 01A0 1 011110111100LCAB78174LS151L=AB+AC。解：LABCm7m6m5F0EF0ED0D1D2D3D4D5D6D774LS151A2Y YA0A1188174LS1513ABCM=0（A、BC0=1A、C解：真值表MABCFMABCF00000000000011110011001101010101100000011111111100001111001100110101010100010111FMABCMABCMABCMABCMABCMABCMABCABCMABCMABCMABC电路图F“0F“0”1ED0D1D2D3D4D5D6D7Y74LS151A0A1A2M “1”FDE000 00D0D1D2D3EA1 4选1MUXYA09.415FDE000 00D0D1D2D3EA1 4选1MUXYA0ABCA0 YA1 A0 YA1 4选1MUXE D0D1D2D3C 0110．P（P2P1P0）和Q（Q2Q1Q0）为两个3位无符号二进制数，试用一片74LS138和一片174LS151P=QF=1F=0。解：Q0Q0Q1Q2P0P1P2+5VE1E2E374LS138A1A2A0Y0Y1Y2Y3Y4Y5Y6Y7ED0D1D2D3D4D5D6D774LS151A2Y YA0A18174LS151A2F(A,B,C)＝∑m(1,2,4,7)解：对于LSTTL集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平1。74LS151A2D0，D1，D2，D3814YYA2A1A0D4A2A1A0D5A2A1A0D6A2A1A0D7A1A0D4A1A0D5A1A0D6A1A0D7F

F(A,B,C)m(1,2,4,7)ABCABCABCABCABD4＝C，D5＝C，D6＝C，D7＝CFY74LS151A0Y74LS151A0A1A2EED0D1D2D3D4D5D6D7CC3XYBID=X-Y-BI。X＜Y+BIBO1位全减器的(a)D为全减差，BO为向高位发出的借位输出。（1）真值表XYBIDBOXYBIDBO00000100100011110100010111100001101111110101100101101001

00 01 11 10

BOYBIX0001 11 10X0001 11 100101001110电路图

DXYBIBOYBIXBIXY1&≥1&≥1&&=1=1Y DBIBO13．用两片4位加法器74HC283和适量门电路设计3个4位二进制数相加电路。46CO1CO2S5S40000010110011110S4CO1CO2，S5CO1CO2Z0Z1Z0Z1Z2CO1Z3S0S1S2S3COA0A1A2A3B0B1B2B3CI0S0S1S2S3COA0A1A2A3B0B1B2B3CI0X2 S0X3 S1Y0 S2Y1YS3Y2

CO1 S5&=1C&=1S4Y3 CO214474HC283）P3.14P3.14输入输出输入输出000000000110110000100010100011100100010010101010解：设计思路：将输入代码从被加数端输入，加数端加入某一数据，相加后得到输出代码。被加数加数输出000000000000001000000010010000000100011001101100100001101110101000001010画出卡诺图A1A0B2（B1）A1A0A3A200011110000××0010××111××××101××0B2B1(A3A1)(A2A1)A3A1A2A1逻辑图略。41LLEABCDEABCDEABCDEABDEFBCE432432解：LEABCDEABCDEABCDEABDEFBCEBECDACDCDCBEACADCACBEC电路图如图3.7-6所示。LD A ELD A EY4选1MUXD0D1D2D3EB1Y4选1MUXD0D1D2D3A0A1E742838421BCD8421BCD9（1001）9（S4& &A3A2A1S4& &A3A2A1A0B3B2B1B0S3S2S1S0加法器2S3S2S1S0CICOA3A2A1A0B3B2B1B0CO加法器1S3S2S1S0A3A2A1A0B3B2B1B0CI≥1图3.7-7例3.7-3逻辑图1.P.17（）、、C3.17bX、YZ10ns。44PAGE33ABCABCXYZ&B X&≥11≥11&Z&C Y

100ns 200ns 300ns 400ns（a） （b）图P3.17解：0nsA

100ns 200ns 300ns 400ns

0ns

100ns 200ns 300ns 400nsABABCXYZCXYZ18Y，，D=（0,145,12,1,14,5，求YBCYACABBCACABBCYCDAB0001111000YCDAB000111100011000111101101100100101&1&&&1&B YC（a） （b）19．已知YB,CD)m(0,37,8,9,10,12,13dY解：CDABCDAB000001 11 100111101011×0110100×1×1消除竞争冒险时不能引入新的冒险，如不能圈第一行。YACBDACDABC20.用3－8译码器作地址译码器，要求8位地址为C0H～C7H时，译码器的Y0~Y7依次输出有效信号。译码器的输入应如何连接？允许使用附加的与门和或门。地址信号为A7～A0，A7为高位，A0为低位。解：8位地址为C0H～C7H，则高5位为11000(2)，从而得A7＝1，A6＝1，A5＝0，A4＝0，A3＝0。要达到题中要求，可有多种连接方法，其中一种是用A7，A6控制E1，用A5，A4控制E2，用A3控制E3，A2，A1，A0加到译码器数据输入端，电路如图P3.20所示。A0A0A1A2&≥1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3Y0A6YA7A3A4YA5 7图P3.2021.设3个车间分别为A，B，C车间，1kW的发电机为Y1，2kW的发电机为Y2，同时令A，021）表13真值表车间电机供电说明ABCY1Y2000003个车间都不工作，2个电机都不必开机供电001101个车间（C）工作，小电机Y1供电即可010101个车间（B）工作，小电机Y1供电即可011012个车间（B和C）工作，需大电机Y2供电100101个车间（A）工作，小电机Y1供电即可101012个车间（A和C）工作，需大电机Y2供电110012个车间（A和B）工作，需大电机Y2供电111113个车间都工作，Y1、Y2电机都供电方可(2)由真值表求逻辑式。

Y1(A,B,C)m(1,2,4,7)ABCABCABCABCY2(A,B,C)m(3,5,6,7)ABCABCABCABC(3)求双4选1数据选择器的数据输入D0～D3，并画电路图。将Y1，Y2的逻辑表达式同双4选1数据选择器的输出方程相比较，得Y1： D0＝D3＝C，D1＝D2＝C。Y2： 。P3-21Y2A1Y2A1 74LS153（1/2）E D0 D1 D2 D3YA0Y1BAD3D2D1D0YA0A1EC C CC 0 C C 1图P3-21发电机供电控制逻辑图（ABC1，不供电为0。22．阅读以下VerilogHDL代码，这段代码表示何种电路？说明其逻辑功能。moduleEXAM20(Y,A,B,C,E1,E2,E3);output[7:0]Y;inputA,B,C;inputE1,E2,E3;reg[7:0]Y;always@(AorBorCorE1orE2orE3)beginif((E1==1)&(E2==0)&(E3==0))begincase({C,B,A})3'd0:Y=8'b1111_1110;3'd1:Y=8'b1111_1101;3'd2:Y=8'b1111_1011;3'd3:Y=8'b1111_0111;3'd4:Y=8'b1110_1111;3'd5:Y=8'b1101_1111;3'd6:Y=8'b1011_1111;3'd7:Y=8'b0111_1111;default:Y=8'bX;endcaseendelseY=8'b1111_1111;end答：3线-8线译码器。第4章习题解答SRP4.1SRQ和QG1QQ≥1QQ≥1≥1SQSQG2图P4.1解：RSQQ2．由与非门构成的基本SR锁存器如图P4.2所示，已知输入端S、R的电压波形，试画出与之对应的Q和Q的波形。QQ&&GQQ&&S SR QRQG2图P4.2解：SRQQ438438CPTGG11TG1CPCPTGTG2CP1CPTG1TGG1CPCPTG2TGG2CPTGG11TG1CPCPTGTG2CP1CPTG1TGG1CPCPTG2TGG2CPTG3TGCPG311TG4G4CP1CP TGCP1D QD QG2Q Q（a） （b）CPD（c）P4.3（2）分析图P4.3（b）所示主从D触发器的工作原理。（3P43（）P.3（（）0。（非DP1时，G1DQ和QDG1G2没有0导通，G1G2G1G2电容对逻辑电平有短暂的保持作用，因此，电路输出状态将锁定在CP信号由1变0前瞬间D信号所确定的状态。（2）由两个D锁存器构成的主从D触发器，采用上升沿触发方式，原理分析可参考4.2.1节有关内容。（3）D锁存器输出波形图CPDQD触发器输出波形图CPDQ4.由锁存器和触发器构成的电路如图P4.4所示。已知CP和D信号的波形，画出Q1、Q2、44PAGE39Q3的波形。假设初态为0。1DC11DC11DC1D Q11DC11DC11DC1CP CPQDQ2Q1Q2Q2Q3 Q3Q3图P4.4解：CPDQ1Q2Q35P4.5C=0C=1Qn+1，=11J=11JC11KXCPC解：当C=0时，J=X，K=XQn1JQnKQnXQnXQn

图P4.5为T触发器当C=1时，J=X KXQn1JQnKQnX

为D触发器6.请用T触发器和其它逻辑门构建一个JK触发器。解：JK触发器特性方程为Qn1JQnKQn，T触发器特性方程为Qn1TQnTQn。令JQnKQn=TQnTQn,可得到以下真值表JKQnTJKQnT00001001001010100100110101111111用卡诺图化简

00101010010101101

00 01 11 10TJQnKQn&≥1&≥1Q&CPQ1TC1DENDEN=0EN=1解当EN=0，Qn+1=Qn ；当EN=1，Qn+1=D ，则Qn+1ENQnEND，令DENQnEND即可。&≥1&≥11DQCPC1Q&1DRDQ01Q0Q1Q11DC11JC11KJKDP4.8(a)RDQ01Q0Q1Q11DC11JC11KBAAQ0B Q1 (b)图P4.8解：BAQ0Q1A9P49Q及Z0=11DC1Q =11DC1CP QZ Z图P4.9解：CPQZ10．试画出如图P4.10所示时序电路在一系列CP信号作用下，Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q=0。1JC11KQ0 Q1 Q1JC11K11JC11K11JC11KCP

FF11JC11K11JC11K

FF2图P4.10解：先画Q0波形，再画Q1波形，最后画Q2波形。CPQ0Q1Q211.时序电路如图P4.11所示。计算组合电路延迟时间的范围(tpdmax，tpdmin)，假设时钟频率为133MHz，写出计算过程。触发器的动态参数：tp(CQ)=1ns，tS=2ns，tH=2ns。DQDQCPQ1DC1组合电路TC

为时钟周期，则TC

图P4.111 s7.5ns133106TCtCQtpdtStpdTCtCQtS7.5ns-1ns-2ns=4.5ns为了满足触发器的保持时间，应满足tpdtHtCQ2ns1ns=1nstpdmin1ns，tpdmax4.5ns,12.4.12tSUtHTA B1CGA B1CG211DC11DC1

FF1DCP图P4.12（1）写出右边触发器建立时间和保持时间的不等式；）tpd2tpd2ttpd2tpd2tpCQtpd1tpCQtpd1tSU tHBC根据时序图，可以得到建立时间Tt

t t t2 p(CQ)max pd1max pd2min SU保持间等：Tt t t t2 pd2max p(CQ)min pd1min H（2）根据建立时间不等式：T1043215ns，所以，T>30ns，f<33MHz2根据保持时间不等式：Ttt t t 41522ns2 H pd2max p(CQ)min pd1min保持时间自然能够满足。13.P4.13Q0Q1Q26Q0Q1Q2的初000。FF0FF0FF1FF2Q0 Q1 Q2Q0Q11Q21DC1R1DC1R1DC1R图P4.13解：3个D触发器构成扭环形计数器。R为触发器的异步清零端，当Q2=0时，FF0和FF1异步清零。其状态转换图如图所示，其中111状态只出现一瞬间，不属于有效状态。Q0Q0Q1Q2000100110111001仿真结果14．右移寄存器电路如图P4.14所示，设各触发器的初始状态为0。请画出在输入信号作用下，对应的输出Q0、Q1的波形。Q01DC1FF01DC1XCP

Q11DC1FF1 CP1DC1XQ0Q1图P4.14解：CPXQ0Q115．分析如图P4.15所示电路，画出状态转换图和时序图，并说明CP和Q2是几分频。&&1×CP 0RDS0S1RDCPD0D1D2D3DIRQ0Q1Q2Q3DIL 74LS194××××图P4.15S1S0=01，根据4.3-374LS194DIRQ2Q3RD加了一负脉冲，使寄存器的初始状态Q0Q1Q2Q3=0000。根据右移寄存器的逻辑功能，可画出如图所示的状态图。Q0QQ0Q1Q2Q300001000110011101111000100110111根据状态图，可画出如图所示的时序图。CPQ0Q1Q2Q3从上述时序图可知，CP与Q2之间的关系为七分频。P4.1674LS1941D4A=A3A2A1A0B=B3B2B1B01DC1CPD0D1D2D31DC1CPD0D1D2D3RDS0S1DIRQ0Q1Q2Q3DIL 74LS194∑CICOBiCi Ci+1 Q图P4.16解：AiBAiBiCiSi∑+5VCICOCi+1A0A1A2A3+5VSD1D Q+5VC1QB0B1B2B31RDDIL 74LS194（1）S1CPD0D1D2D3RDS0DIRQ0Q1Q2Q3DIL74LS194（0）S1CPD0D1D2D3RDS0DIRQ0Q1Q2Q3工作过程：CLRD74LS194CP474LS194；CLR74LS1944CP79LS194（0）中，4DCP和CLR的时序如下：CPCLR17．画出如图P4.17所示由移位寄存器构成的时序电路状态转换图和对应的输出Y。A0A1A0A1A21&DIRQ0Q1Q2Q3S0S1RD1100E1EY0Y1Y2Y3Y4Y5&2Y6DIL74LS194E3Y7CPD0D1D2D31CP0111图P4.17解：状态转换图Q0QQ0Q1Q2Q3/Y0000/01000/1 1100/0 1110/10111/00011/1 0001/018．由4位二进制计数器74161及门电路组成的时序电路如图P4.18所示。要求：（1）分别列出X=0和X=1时的状态图；XLDRDXLDRD1CPD0D1D2D3RDLD74161Q0Q1Q2Q3COEPET≥1&11CP0 0 0 1图P4.18Q3Q2Q1Q01000100110101011111111101101Q3Q2Q1Q010001001101010111111111011011100（2）X=1时，电路为5进制加计数器，状态转换图为：Q3QQ3Q2Q1Q010001001101011001011474LS161474LS85P4.18（1）该电路的状态转换图；（2）工作波形图；（3）简述电路的逻辑功能；（4）对电路做适当修改，实现N（N＜16）进制计数。111111RDCP1LDD0D1D2D3CPRD74LS161Q0Q1Q2Q3COEPETY（A＞B）Y（A=B）Y（A＜B）74LS85I（A＞B）I（A=B）I（A＜B）A3A2A1A0B3B2B1B0）

1P4.19Q3QQ3Q2Q1Q00011010001010110011111011100101110101001 1000（2）CPQ0Q1Q2Q3（3）11进制加法计数器（4）修改74LS85的B3B2B1B0输入即可。20P4.2074LS160P4.20（CO=Q3Q2Q1Q0）1111ET74LS160（2）LDCPD0D1D2D3RDQ0Q1Q2Q3COEPET74LS160（1）LDCPD0D1D2D3RDQ0Q1Q2Q3COEP&1CP图P4.20表P4.20 74LS160能表449449CPRDLDEPET工作状态×0×××置零↑10××置数×1101保持×11×0保持（但CO=0）↑1111计数解：28进制加法计数器。（8421BCD码输出）Q3Q2Q1Q0000000010010Q3Q2Q1Q0000000010010001101000101101110101001100001110110LD1RD&LD1RD&EPQ0Q1Q2Q3COET 74161 LDCPD0D1D2D3RD1CP××××（2）置数法Q3Q3Q2Q1Q000000001001000110100010110101001100001110110LDLDRD1CPD0D1D2D3RDLD74161Q0Q1Q2Q3COEPET&1CP0 0 0 022．用74161设计一个可控计数器，X=0时实现8421BCD码计数器，X=1时实现2421BCD码计数器。44PAGE50解：X=0时，计至9时置0000：LDQ3Q0，D3D2D1D0=0000X=1时至4置LDQ3Q2，D3D2D1D0=1011 LDXQ3Q0XQ3Q2，D2=0，D3=D1=D0=X1111LDRD1RDCPD0D1D2D3Q0Q1Q2Q3CO74161 LDEPET&≥1&11CPP4.23(a)100QuartusII软P4.23(b)10010000CP01100&1&11LDRDLDRD1 1CPD0D1D2D3RDQ0Q1Q2Q3CO74161（片1）LDEPETET 74161（片0）LDCPD0D1D2D3RDQ0Q1Q2Q3COEP1&(a)图P4.23解：置数信号LDEPET11001时，置数信号LDEP、ETCP000001100110000。改进后电路为：1&1&11LDLDRD1RD1ET 74161（片1）LDCPD0D1D2D3RDQ0Q1Q2Q3COEPET74161（片0）LDCPD0D1D2D3RDQ0Q1Q2Q3COEP&对改进后电路的仿真结果：第5章习题解答1．试分析如图P5.1同步时序逻辑电路，并写出分析过程。Q0Q0Q1Q2FF0 FF1 FF21JC11K&1JC11K1JC11K）J0Q2nK0Q2n（2）写出状态方程

J1Q0nK1Q0n

P5.1

J2Q0nQ1nK2Q2nQ0n1Q2nQ0nQ2nQ0n，Qn1QnQnQn，Qn1QnQnQn1（3）列出状态转换真值表

1 01 2

01 2Q2nQ1nQ0nQ2n1Q1n1Q0n1Q2n Q0nQ2n1 Q1n1 Q0n1000001100000001010101011010011110010011100111001（4）画出状态转换图Q2QQ2Q1Q0100000001111101011010110（5）自启动校验，能够自启动（6）结论：具有自启动能力的同步五进制加法计数器。2．同步时序电路如图P5.2所示。Y≥1=1=1=1X0X1XY≥1=1=1=1X0X1X2FF0Q0FF1Q1Q0Q1FF21J Q2C11KQ2RCPRD&1JC11KR1JC11KRYX0X1X2（）

图P5.2Qn1Q

nQnQn

，Qn1QnQ

nQn

n，Qn1QnQn2 2 1 0 1 1 0 1 0 0 2 0分析后，其状态转换图为：Q3Q3Q2Q1111000001010110100011101所以波形图为：CPQ0Q1Q2电路是一个同步五进制可以自启动的加法计数器（2）YX0Q0X1Q1X2Q2，当X0X2X3=110时，YQ0Q1Q2，Q2Q1Q0RDY03.JK350%（）3PCOCO≥1FF101JC11KQ10FF11Q11FF201JC11KQ20FF21Q2111JC11K11JC11K三进制计数器1三进制计数器2（2）工作波形图：CPQ10Q11Q20Q21CO4．分析图P5.4所示电路，要求：（1）写出JK触发器的状态方程；（2）用X、Y、Qn作变量，写出P和Qn+1的函数表达式；（3）列出真值表，说明电路完成何种逻辑功能。≥11JC11K≥11JC11K&=1=1PQY QCPP5.4（）Qn1JQnKQnYQn(XYQnYQnYQn（2）PXYQnXYQnQn1PXYQnQn1P0000010001001011011001001110100111011111（3）串行加法器5.分析图P5.5所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。&D&DFF00Q0≥1Q0&D1FF1Q11DC11DC1CP图P5.5解：AA状态方程组为：Qn1D(QQ)A

Qn1DQA0 0 0 1状态转换图为：Q1QQ1Q0A/

1 1 0001/ 0/

0/ 01 1/0/ 1/10 1/ 116.P5.6CPAQ0、Q1、Q20。FF0FF01JC11KRQ0&1FF11JC11KQ1&1FF21JC11KQ2ACP(a)ACPQ0Q1Q2解：Qn1QnQn1QnQnQn

(b)P5.6Qn1QnQnQn

RQn0 0 1 01 2,

2 012

,D 2Qn2Qn1Qn12Qn11000Qn001Qn0010001100FF0在A信号的上升沿翻转。FF1和FF2在CP信号的下降沿翻转。ACPQ0Q1Q2Q3Q2Q1000001010100011Q3Q2Q1000001010100011（2）状态真值表Q2n Q0nQ2n1 Q1n1 Q0n1Q2n Q0nQ2n1 Q1n1 Q0n1000001100000001010101×0×1×0010011110×0×1×0011100111×1×0×0（3）求状态方程Q2n1

Qn1

Qn1Q1nQ0nQn0001 11 10201×××Q1nQ0nQn0001 11 10201×××010101Q2n

000 01 11 10

1Q2n

010010010×××001000100×××1 1Qn1QnQnQn1QnQnQnQnQn1QnQn2 10（4）驱动方程

1 1 0 1 0

0 2 0（5）逻辑图

D2Q0n，Q0n，D0Q2nQ0n Q21DQ21DC1Q0Q0Q1FF0FF1FF2&1DC1=11DC1&CP8．用74LS194和最少量的逻辑门设计具有自启动功能的01011序列信号发生器，写出设计过程。nM个状态。Mn+1M0101135个状态：010、101、011、110、101。发现有两个重复状态，因此，应增加移位寄存器位数，重新定义5个状态为：1010、0101、1011、0110、1101。状态转换图如图4.5-8所示Q0QQ0Q1Q2Q31010

1 0 10101 1011 0110 11010图P5.8-1状态转换图②根据M个不同状态列出移位寄存器的状态表如表P5.8-1所示。表中只列出5个有效状态，其余的状态可视为无关项。表5.8-1状态真值表nQ0nQ1nQ2nQ3F1010101011101100110111010③反馈函数卡诺图如图P5.8-2所示，由此得到反馈函数逻辑表达式。2QnQn012QnQn01300 01 11 1000 × ×011110 ×10×××0×1×1×××&F&F0×CP 1RD1S1RDDIR 74LS194CPD0D1D2D3DILQ0Q1Q2Q3S0××××图P5.8-2卡诺图 图P5.8-3逻辑图FQ0Q3④逻辑图如图P5.8-3所示。000000011000Q000000011000Q0Q1Q2Q31100001101111111010010010010111010100101101101101101图P5.8-4状态转换图9．如图P5.9所示为由计数器和数据选择器构成的序列信号发生器，74161为4位二进制计数器，74LS151为8选1数据选择器。请问：（1）74161接成了几进制的计数器？（2）画出输出CP、Q0、Q1、Q2、L的波形（CP波形不少于10个周期）。LEPETEPET74161174161CP0 0 0 0

&LDQ0Q1Q&LDQ0Q1Q2Q3COY74LS151A0A1A2ECPD0D1D2DCPD0D1D2D3RDDDDD01234567DDDD1解：（1）741616

图P5.9CPQ0Q1Q2L10．步进电机控制系统如图P5.10(a)CPABCP5.10(b)A步进电机 B控制电路 CA步进电机 B控制电路 C驱动电路

AB BCA C (b)图P5.10Q2Q1Q0100110010101001011解：将A、B、CQ2Q1Q0100110010101001011根据状态转换图列出状态真值表（2）状态真值表Q2n Q0nQ2n1 Q1n1 Q0n1Q2n Q0nQ2n1 Q1n1 Q0n1000×××100110001101101100010011110010011001111×××（3）求状态方程Qn1

Qn1

Qn1Q1nQ0n21QnQnQ1nQ0n21QnQn10Qn00011110Qn 00011110Q2n000111100×10000×111111×01100×0×00×00110×1 Q2n1Q2nQ1nQ1nQ0n

Q1n1Q2nQ0nQ1nQ0n（4）逻辑图

Q0n1Q2nQ1nQ0nQ1Q1Q0Q2&≥1FF0Q2Q&≥10&Q1FFQ2Q1&≥1&Q0CPFF1DC11DC11DC1AQ0Q2BQ21Q2CQ22（4）仿真结果X101Y101X：0101100101110101010…Y：0000100000100010001…（）S0状态：初始状态；S1状态：已接收到一个1；S2状态：已接收到10；S3状态：已接收到101。（2）状态转换图0/Si/Si/YX/0/0/S0/01/S1/00/1/S3/11/S2/01/（3）状态表QQn+1Qn+1QnQn1 01 0Y0001X=00010X=101010010 00 000 01 1（4）状态方程和输出方程：1 10 100Qn1XQnQnXQn1 10 100

Qn1X

10YQnQn10FF0FF0XQ011&FF1&&≥11CPRST1DC1RQ11DC1R12．用D触发器设计米里型序列检测器。该序列检测器状态转换图如图P5.12所示，S0、S1、S2的编码分别采用00、01、11。SX/ZS

0/0

0/0S0S0 1/0 S11/11/0S2图P5.12（）X Q0nQ1n1 Q0n1Z0000000010100111101000101011101110010101×0×0×1100×0×1×（2）状态方程：1QnQnX100Qn1QnQnX100ZQ1nQ0nX0ZQ1nQ0nX000001×010×011 1Qn1XQ1Q0XQ1，

X00 01 11 10×011×1100×011×110010Qn1XQ0XQ1，

0 01 11 1000000×001×1ZXQ1（3）输出方程：ZXQ1（4）驱动方程：（5）电路图

D1XQ1Q0XQ1

D0XQ0XQ1X1X1&≥1FF01DC1&Q0&≥1FF11DC1Q1CP逻辑功能：该电路统计输入1的个数，当X输入3个1（不需要连续输入）时，输出Z为1。13．用D触发器设计米里型状态机，检测串行数据。当检测到01或者10时，输出为1。x=00101110101000y=00111001111100）A:接收到两个0；B:接收到两个1；C:接收到01；D:接收到10；（2）状态转换图A1/1CA1/1C1/00/10/0B 0/1 DSiX/Y1/11/0（3）状态编码如果用D触发器实现，编码为：A:00，B:01，C:10，D:11。状态表QnQn1 0Qn1Qn11 0YX=0X=1X=0X=100001001011101101011011011001001（4）状态方程Qn1

Qn11QnQn

0Q1nQ0n

YQ1nQ0n010101011010010010110100 1

X00 01 11 10 X101010100 0101010100 1 01 10 1 0

00 01 11 10 1 1 0Qn1QnQn1 1 0（5）逻辑图

Qn1QnQn

YQnQnXQ0FF0Q0FF0Q11DC1R=1=11DC1R1 0Q0Q1XCPRST

YFF114.摩尔型状态机的状态表如表1所示。QnQn10Qn1Qn1/YZ1 0X=0X=10001/0010/000101/1111/111001/1011/001100/0111/01（1）画出状态转换图；（2）假设在时钟上升沿时刻状态转移，在图中画出输出信号的时序图。1 2 3 4 5 6 7CLKXSTATEYZ解:（1）状态转换图0/ 1/0/ S0/01S0/ S0/01S1/11 0/ S2/X01/S3/011/0/Si/YZ（2）时序图020213301CLKXSTATEYZ158421BCD3BCDXY解：8421BCD00113BCD8421BCD48421BCD（1）画出状态转换图S08421BCDX=01以后Y=1，进S=1=（。当8421BCD码第二位到达时，如果在状态S1且X=0，则加上1后Y=1，进入状态S3（S1且=1后=（S2X=01Y=0S4；S2X=11Y=1S4。8421BCDX=0无进位S=0Y1SX=Y=S（有进位。8421BCDS5S6S0S641。根据上述分析，状态转换图如图所示。S00/1S00/11/0S1S21/00/10/01/1S3S40/01/10/11/0S5S61/1（2）状态表当前状态下一状态YX=0X=1X=0X=1S0S1S210S1S3S410S2S4S401S3S5S501S4S5S610S5S0S001S6S0—1—（3）状态编码为了减少逻辑门的数量，状态编码采用以下原则：（1）在给定输入的情况下，有相同次态的状态应给予只有一位不同的相邻赋值；（2）同一状态的次态应给予相邻赋值；（3）在给定输入的情况下，输出相同的状态给予相邻赋值。因此，状态编码如图所示。Q2n

Q1nQ0nS0S1S0S1S4S6S2S3S501（4）根据状态编码，列出状态转换真值表。QnQnQn2 1 0Qn1Qn1Qn12 1 0YX=0X=1X=0X=1000001101100011110111010101101101111110110010111100101011000000001010000×××1×100××××××××Q2n1QnQn

Qn1QnQn1 XQ2n 00

01 11 10

1 1 00110×110110×110×110011×

11 1000 0 1 1 0 0001 × 0 1 0 0111 × 0 1 0 1110 1 0 0 × 10Qn1XQnQnQnQnQnXQnQn

Q1n1Q0nQ1Q1nQ1nQ0nQ1n

Q0n

Y Q0nXQ2n00011110XQ2n00011110000011110101×0001111×1111010000×1100×100×100111100×100×100110×

YXQnXQn2 2（5）逻辑图1Q1Q2n

Q0nQ1nQ2nQnQ0Q1nQ0n

Q1n&&Q&&&&CP

FF0n1DC11Dn1DC11DC1Q2n1DQ2n1DC1&

Q0nQ0nQ1nQ1n&X&&& Y&&Q2n X16.米里