《电子封装、微机电与微系统》课件第2章

第二章封装形式2.1DIP(双列直插式封装)2.2SOP(小外形封装)2.3PGA(针栅阵列插入式封装)2.4QFP(四边引线扁平封装)2.5BGA(球栅阵列封装)2.6CSP(芯片级封装)2.73D封装2.8MCM封装2.9发展趋势

2.1DIP(双列直插式封装)

如图2-1所示，芯片由Au浆料固定在陶瓷底座上，Al键合丝将芯片电极同外基板电路连接。底座与陶瓷盖板由玻璃封接，使芯片密封在陶瓷之中与外界隔离。玻璃具有封接密封和应力缓冲作用，经过玻璃过度，可以使陶瓷与Fe/Ni系金属的热膨胀系数相匹配。图2-1DIP

2.2SOP(小外形封装)

SOP是表面贴装型封装之一，引脚从封装两侧引出，呈海鸥翼状(L字形)。材料有塑料和陶瓷两种。SOP也叫SOL和DFP，如图2-2所示。SOP封装标准有SOP-8、SOP-16、SOP-20、SOP-28等。SOP后面的数字表示引脚数。图2-2SOP

2.3PGA(针栅阵列插入式封装)

如图2-3所示，PGA的针脚不是单排或双排，而是在整个平面呈针阵分布。与DIP相比，在不增加针脚间距和面积的情况下，可以按平方的关系增加针脚数，提高封装效率。图2-3PGA

2.4QFP(四边引线扁平封装)

如图2-4所示，QFP呈扁平状，鸟翼形引线端子的一端由芯片四个侧面引出，另一端沿四边布置在同一PCB上。QFP不是靠针脚插入PCB的，而是采用的SMT(表面贴装技术)方式，即通过焊料等贴附在PCB表面相应的电路图形上。图2-4QFP

2.5BGA(球栅阵列封装)

BGA是在PGA和QFP的基础上发展而来的。它基于PGA的阵列布置技术，将插入的针脚改换成键合用的微球；基于QFP的SMT工艺，采用回流焊技术实现焊接。BGA所占的实装面积小，对端子间距的要求不苛刻，便于实现高密度封装，具有优良的电学性能和机械性能。图2-5所示为Sn/Pb焊料凸点芯片的截面组成结构。芯片I/O电极通常为铝或铝合金，铝和焊料难以形成直接连接，因此在I/O电极上制作基底金属膜，构成凸点的可焊区。基底金属膜由多层金属组成，具有三个功能：

●提供对芯片I/O电极的黏附力；

●提供焊料的浸润；

●阻挡焊料与I/O电极产生化学反应。图2-5Sn/Pb焊料凸点芯片截面组成结构图2-6倒装充胶工艺过程图2-7BGA封装MOSFET

2.6CSP(芯片级封装)

CSP全称为ChipScalePackage，即芯片级封装的意思。作为新一代的芯片封装技术，在BGA基础上，CSP的性能又有了很大的提升。

图2-8所示为采用CSP的芯片。图2-8CSP芯片这些定义虽然有些差别，但都指出了CSP产品的主要特点：封装体尺寸小。如图2-9、图2-10所示，CSP有多种不同形式的内部连接方式。

图2-9平面阵列端子CSP

图2-10周边分布端子CSP

CSP技术具有下述特征：

● CSP与芯片尺寸等同或略大；

● CSP逐渐向便携式信息电子设备发展；

●拥有更小的引脚、更低的寄生电容(在高频中非常重要)和更高的I/O密度。

1)基于定制引线框架的CSP

基于定制引线框架的CSP又称做芯片上引线(LOC)，主要用于管芯扩展和系统封装，以保持封装在PCB上所占用的面积不变。主要代表产品有：南茂科技的SOC(SubstrateOnChip)、MicroBGA和四边无引线扁平封装(QFN)、HitachiCable的芯片上引线的芯片尺寸封装(LOC-CSP)。

2)带扰性中间支撑层的CSP

带扰性中间支撑层的CSP的主要代表产品有：3M的增强型扰性CSP、Hitachi的用于存储器件的芯片尺寸封装、NEC的窄节距焊球阵列(FPBGA)、Sharp的芯片尺寸封装、Tessera的微焊球阵列(μBGA)、TIJapan的带扰性基板的存储器芯片尺寸封装(MCSP)。

3)刚性基板CSP

刚性基板CSP的主要代表产品有：IBM的陶瓷小型焊球阵列封装(Mini-BGA)、倒装芯片—塑料焊球阵列封装(FC-PBGA)、NEC的三维存储器模块(3DM)CSP、SONY的变换焊盘阵列(TGA)。

4)圆片级再分布CSP

圆片级再分布CSP的主要代表产品有：倒装芯片技术的UltraCSP、富士通的SuperCSP(SCSP)、WL-CSP。

CSP是在BGA基础上发展起来的，被业界称为单芯片的最高形式。CSP和BGA很容易区分：球间距小于1.0mm的封装为CSP，球间距大于或等于1.0mm的封装为BGA。

表2-1和表2-2分别列出了上述各类封装在封装总量中所占份额和总产量年增长率。

2.73D封装

3D封装技术也称为叠层芯片封装技术(StackedDie

Package)，是指在不改变封装体外形尺寸的前提下，在同一个封装体内，垂直方向叠放两个以上芯片的封装技术。

3D封装主要有两类：埋置型3D封装和叠层型3D封装。

埋置型3D封装即将元器件埋置在基板多层布线内或埋置、制作在基板内部，如图2-11所示。图2-11埋置型3D封装图2-12所示为应用引线键合技术和C4技术制造的叠层型3D封装产品，芯片间通过连线相连。该产品采用PBGA(PlasticBallGridArray)形式封装，共有四层芯片。第一、三层芯片(Die1、Die3)是FLASH；第二层芯片(Die2)是隔离片，上面没有电路；第四层芯片(Die4)是SRAM。第一、四层芯片黏合剂(DAl、DA4)是银膏(EpoxyPasteQMl546)；第二、三层芯片黏合剂(DA2、DA3)是粘贴膜(FilmHS231)。图2-12叠层型3D封装图2-12中阴影处为密封剂(MoldingCompound)。衬底由三层印制电路板构成，中间层是BT(BismaleimideTriazine，双马来酰亚胺三嗪)树脂，上下层是SR(SolderResist)层，SR层中还包含铜金属化布线，采用金线键合。

图2-13所示为3D封装实物图。图2-133D封装实物图随着工作频率的不断提高，3D微波集成模块变得越来越重要了。图2-14所示为采用3D技术加工的微波集成模块。低噪音放大器(LNA)等有源器件和相关元件利用键合技术连在薄膜基板上；无源器件(带通滤波器等)嵌在多芯片模块中；封盖密闭和屏蔽射频信号。微波集成模块的目标频率为29.5～30GHz，频带平坦度为0.5dB。图2-143D微波集成模块

2.8MCM封装

MCM是将多个(两个或以上)未封装或裸露的LSI电路芯片和其它微型元器件组装在同一块高密多层布线互连基板上，封片装在同一外壳内，形成具有一定部件或系统功能的高密度微电子组件的技术。图2-15MCM封装(通过导线相连)图2-16MCM封装(通过通孔相连)图2-17MCM封装实物图2-18多层基板MCM封装

2.9发展趋势

根据IC技术的发展趋势，结合电子产品整机和系统的高性能化、多功能化、小型化、便携式、高可靠性以及低成本等要求，电子芯片封装的发展趋势主要有：

●随着芯片功能的复杂化，微电子封装具有的I/O引脚数目(或外界连接端子)