集成电路测试技术基础知到智慧树章节测试课后答案2024年秋北方工业大学

集成电路测试技术基础知到智慧树章节测试课后答案2024年秋北方工业大学绪论单元测试

本课程内容主要包含哪些知识（）。

A:集成电路ATE设备和测试基本方法B:混合信号集成电路的测试C:集成电路测试的基本概念和基本原理D:可测试性设计方法E:集成电路测试理论基础

答案:集成电路ATE设备和测试基本方法；混合信号集成电路的测试；集成电路测试的基本概念和基本原理；可测试性设计方法；集成电路测试理论基础

第一章单元测试

通过仿真、形式验证等，检查设计的正确性，确定电路是否符合所有的设计规范，属于（）。

A:可靠性测试B:生产测试C:工艺监控测试D:设计验证

答案:设计验证对于器件中可能存在的桥接、短路、栅氧短路等物理缺陷，可采用何种测试方法（）。

A:延迟测试B:耦合故障测试C:IDDQ测试D:固定故障测试

答案:IDDQ测试芯片测试、板级测试及系统级测试，其测试成本遵循（）。

A:双倍法则B:千倍法则C:十倍法则D:百倍法则

答案:十倍法则量产前需要进行的测试包括（）。

A:生产测试B:设计验证C:特性测试D:工艺监控测试

答案:设计验证；特性测试晶圆测试又被称为（）。

A:DiesortB:CircuitprobeC:PackageTestD:Waferprobe

答案:Diesort；Circuitprobe；Waferprobe对芯片进行测试，选择测试设备时需考虑（）。

A:最高时钟频率B:输入/输出引脚的数目C:测试向量深度D:定时精度

答案:最高时钟频率；输入/输出引脚的数目；测试向量深度；定时精度主要的测试硬件接口包括（）。

A:HandlerB:LoadBoardC:SocketD:ProbeCard

答案:LoadBoard；Socket；ProbeCard典型的结构化的可测性设计方法包括（）。

A:边界扫描B:扫描设计C:AdHoc方法D:内建自测试

答案:边界扫描；扫描设计；内建自测试Shmoo图是同时改变两个相互关联的参数，执行参数测试，得到表明测试结果是否通过的曲线图。（）

A:对B:错

答案:错可控制性是指从输入端将芯片内部逻辑电路至于指定状态的能力。（）

A:对B:错

答案:对

第二章单元测试

测量器件静态时漏极到地消耗的漏电流IDD采用的方法是（）。

A:加流测压B:加压测流

答案:加压测流测量器件的输出高电平VOH时，应给器件提供（）电流。

A:正B:负

答案:负测试激励的信号格式中延迟不返回零电平，数据转变不在T0，此格式为（）

A:DNRZB:SBCC:ROD:RZ

答案:DNRZ自动测试设备ATE的部件精密参数测量单元，简称为（）

A:PEB:RVSC:DPSD:PMU

答案:PMU测试时为保护测试操作人员及测试硬件设备的安全，需要进行钳制设置，当驱动电压测量电流时，需进行（）

A:电压钳制B:电流钳制

答案:电流钳制进行功能测试时输入给被测器件管脚的信号包括哪些要素（）。

A:信号时序B:测试向量C:信号电平D:信号格式

答案:信号时序；测试向量；信号电平；信号格式成品测试需要用到的设备和硬件资源是（）。

A:负载板B:机械手C:自动测试设备ATED:探针卡

答案:负载板；机械手；自动测试设备ATE管脚电路PE板卡中可与DUT输出管脚连接的是（）

A:与PMU的连接电路B:可编程电流负载C:驱动电路D:电压比较电路

答案:与PMU的连接电路；可编程电流负载；电压比较电路建立时间是指数据输入信号比触发信号提前施加于器件输入端的最小时间。（）

A:错B:对

答案:对利用ATE进行测试时，对于非被测输入管脚可以悬空。（）

A:错B:对

答案:错

第三章单元测试

CMOS或非门由两个PMOS管和两个NMOS管构成，其中两个PMOS管连接方式为（）。

A:串联B:并联

答案:串联PMOS管导通需要栅极电压为（）。

A:低电平B:高电平

答案:低电平固定故障、桥接故障属于（）故障模型。

A:寄存器传输级别（RTL）或逻辑级别B:行为级C:晶体管级

答案:寄存器传输级别（RTL）或逻辑级别与非门中输入端的sa0故障与输出的（）故障等价。

A:sa0B:sa1

答案:sa1或非门中输出端的（）故障支配输入端的sa0故障。

A:sa1B:sa0

答案:sa1MOS晶体管固定开路故障的检测需要（）。

A:两组测试向量，使输出状态发生变化B:测量静态电流IDDQ

答案:两组测试向量，使输出状态发生变化输入端为AB的或非门中，如果B端控制的NMOS管有固定开路故障，则需要的测试向量是（）。

A:AB分别为1101B:AB分别为0001C:AB分别为0010D:AB分别为1110

答案:AB分别为0001VLSI芯片中的典型缺陷包括（）。

A:材料缺陷B:工艺缺陷C:寿命缺陷D:封装缺陷

答案:材料缺陷；工艺缺陷；寿命缺陷；封装缺陷测试一个6输入单输出的基本逻辑门，若输入向量101010，输出为1，则可以判断该逻辑门为（）。

A:非NOR门B:NAND门C:非AND门D:OR门

答案:非NOR门；非AND门典型的故障模型包括（）。

A:可编程逻辑阵列PLA故障B:延迟故障C:单固定故障D:晶体管开短路故障

答案:可编程逻辑阵列PLA故障；延迟故障；单固定故障；晶体管开短路故障

第四章单元测试

SCOAP度量算法是采用（）方法对电路的可测试性进行度量。

A:概率测量B:精确概率测量C:统计

答案:统计逻辑门原始输入的可控制性定义为（）。

A:1B:0C:无穷

答案:1SCOAP算法中组合测量基本与可以操作控制或观测的（）有关。

A:信号数量B:时间帧C:时间周期

答案:信号数量对于时序电路中时序节点的可控制性首先设置为（）。

A:0B:1C:D:-1

答案:SCOAP算法中组合测量基本与可以操作控制或观测的（）有关。

A:信号数量B:时间周期C:时间帧D:电路连线数

答案:信号数量；电路连线数SCOAP算法中时序测量基本与可以操作控制或观测的（）有关。

A:时间周期B:电路连线数C:时间帧D:信号数量

答案:时间周期；时间帧可测试性度量主要包括哪些方面（）。

A:可观测性B:可控制性C:可设计性D:可制造性

答案:可观测性；可控制性如果只设置一个输入的控制值就可以生成逻辑门的输出，符合此规则的为（）。

A:NAND门1可控制性B:AND门1可控制性C:OR门0可控制性D:NOR门0可控制性

答案:NAND门1可控制性；NOR门0可控制性对于一个可复位的上升沿触发的D触发器，若须控制输出Q为0，则可以（）。

A:控制RESET复位端为1B:置输入D端为0，且时钟C产生一个下降沿C:控制RESET复位端为0D:置输入D端为0，且时钟C产生一个上升沿

答案:控制RESET复位端为1；置输入D端为0，且时钟C产生一个上升沿时序度量与组合度量不同，计算可控制性时须反复迭代，原因为存在触发器的反馈回路。（）

A:错B:对

答案:对

第五章单元测试

若组合电路中存在不可检测的故障，则说明该电路为（）。

A:非冗余电路B:冗余电路

答案:冗余电路在自动测试向量生成ATPG算法中，五值逻辑的D表示正常无故障情况下，输出为（）。

A:1B:0

答案:1与非门的奇异立方为（）。

A:B:C:D:

答案:与非门ｂ端sa0故障的初始D立方为（）。

A:abz=01D’B:abz=11DC:abz=11D’D:abz=00D

答案:abz=11D’PODEM算法中若需使一个或门的输出为1，则优先确定（）的输入端的值。

A:最容易控制B:最难控制

答案:最容易控制利用FAN算法，若需使一个或非门的输出为１，则进行反向蕴涵时（）。

A:同时设置所有输入为１，然后再进行正向和反向蕴涵B:逐一设置输入为１，然后再进行正向和反向蕴涵C:同时设置所有输入为０，然后再进行正向和反向蕴涵D:逐一设置输入为０，然后再进行正向和反向蕴涵

答案:同时设置所有输入为０，然后再进行正向和反向蕴涵功能测试与结构测试的区别为（）。

A:结构测试可以利用算法生成测试向量B:功能测试需要考虑故障模型C:功能测试的测试向量多，测试时间长D:结构测试需要考虑故障模型

答案:结构测试可以利用算法生成测试向量；功能测试的测试向量多，测试时间长；结构测试需要考虑故障模型非确定性的测试向量生成技术包括（）。

A:代数法B:随机测试向量生成C:各种测试向量生成算法D:穷举或伪穷举测试向量生成

答案:随机测试向量生成；穷举或伪穷举测试向量生成PODEM算法与D算法的区别包括（）。

A:寻找故障信号到PO端路径最近的通路做驱赶B:搜索空间只限制为原始输入C:不需要线确认的过程D:定义了X-PATH来判断是否还存在D边界

答案:寻找故障信号到PO端路径最近的通路做驱赶；搜索空间只限制为原始输入；不需要线确认的过程；定义了X-PATH来判断是否还存在D边界FAN算法中提出了哪些新的概念（）。

A:多重回溯B:立即蕴涵C:主导线D:惟一敏化

答案:多重回溯；立即蕴涵；主导线；惟一敏化

第六章单元测试

九值逻辑中若G1表示（）。

A:正常情况为1，故障情况为XB:正常情况为0，故障情况为1C:正常情况为1，故障情况为0D:正常情况为0，故障情况为X

答案:正常情况为1，故障情况为X对于下图时序电路中的故障SA1，测试向量a为（）。

A:01B:11C:00D:10

答案:01时序电路测试的BACK算法是基于（）来选择检测故障的原始输出PO。

A:可控制性分析B:可测试性分析C:可观测性分析D:可驱动性分析

答案:可驱动性分析时序电路与组合电路的区别包括（）。

A:时序电路的输出不仅取决于当前输入，还与电路前一时刻的状态有关B:时序电路含有反馈通道C:针对时序电路的故障测试需要一序列的测试向量D:时序电路中触发器的状态不可控不可测

答案:时序电路的输出不仅取决于当前输入，还与电路前一时刻的状态有关；时序电路含有反馈通道；针对时序电路的故障测试需要一序列的测试向量；时序电路中触发器的状态不可控不可测时序电路的故障测试相比于组合电路更复杂，主要因为（）。

A:时序电路存储器最后状态不可直接观测，只能从原始输出间接推断B:时序电路内部存储器状态未知C:时序电路有更多的输出状态D:时序电路的故障更多

答案:时序电路存储器最后状态不可直接观测，只能从原始输出间接推断；时序电路内部存储器状态未知时序电路的测试向量需包含哪几部分（）。

A:激活故障的测试向量B:使内部存储器初始化的向量C:将故障效应传递到存储器输出端的组合测试码D:将故障效应传递到组合逻辑边界的组合测试码

答案:激活故障的测试向量；使内部存储器初始化的向量；将故障效应传递到组合逻辑边界的组合测试码单时钟同步电路的特点（）。

A:每个时钟周期施加一个向量并产生一个输出B:触发器为理想的存储元件C:只有一个时钟，所有触发器的状态变化都与所加的时钟信号同步D:信号经过组合逻辑的传播时间不超过时钟周期

答案:每个时钟周期施加一个向量并产生一个输出；触发器为理想的存储元件；只有一个时钟，所有触发器的状态变化都与所加的时钟信号同步；信号经过组合逻辑的传播时间不超过时钟周期对时序电路进行测试，可采用的方法包括（）。

A:时间帧展开方法B:组合电路测试向量生成的方法C:扫描设计的DFT方法D:基于模拟的方法

答案:时间帧展开方法；扫描设计的DFT方法；基于模拟的方法组合电路与时序电路之间测试向量的差别（）。

A:组合电路对一个目标故障只需一个测试向量B:组合电路测试向量生成算法用五值逻辑C:时序电路测试向量生成算法用九值逻辑D:时序电路对一个目标故障需要一个序列的测试向量

答案:组合电路对一个目标故障只需一个测试向量；组合电路测试向量生成算法用五值逻辑；时序电路测试向量生成算法用九值逻辑；时序电路对一个目标故障需要一个序列的测试向量时序电路测试的BACK算法中传递故障时，优先选择具有“最难”可驱动性的输出。（）

A:错B:对

答案:错

第七章单元测试

若使或非门的输出为0，可插入控制点使其为（）。

A:1B:0

答案:1对扫描设计电路进行测试，典型的测试步骤为（）。

①选择移位模式，依次移位为触发器赋值②选择捕捉模式，更新触发器状态③选择正常模式，驱动PI的值，观察PO④选择移位模式，将触发器的状态依次读出

A:①③②④B:②③①④C:③②④①D:①②③④

答案:①③②④对扫描设计电路中的固定故障进行测试，需要的时钟周期为（）。

A:(nsff+1)ncomb+nsff+4B:nsff+4C:(nsff+1)ncombD:(nsff+1)ncomb+nsff

答案:(nsff+1)ncomb+nsff结构化的DFT方法包括（）。

A:ScandesignB:AdHocDFTC:BISTD:Boundaryscan

答案:Scandesign；BIST；BoundaryscanAdHocDFT需要有好的设计规则，包括（）。

A:对难于控制的信号提供测试控制B:避免异步(unclocked)反馈C:提供clear/reset信号，使触发器可初始化D:避免冗余门,避免大的扇入门

答案:对难于控制的信号提供测试控制；避免异步(unclocked)反馈；提供clear/reset信号，使触发器可初始化；避免冗余门,避免大的扇入门扫描设计的主要思想是获得对触发器的可控制和可观测，主要方法为（）。

A:由扫描触发器(SFF)代替触发器B:使每个扫描移位寄存器的输入/输出从PI/PO为可控制的/可观测的C:在测试模式下将SFF连接形成一个或多个移位寄存器D:增加测试控制(SE)原始输入

答案:由扫描触发器(SFF)代替触发器；使每个扫描移位寄存器的输入/输出从PI/PO为可控制的/可观测的；在测试模式下将SFF连接形成一个或多个移位寄存器；增加测试控制(SE)原始输入哪种工作模式下，选择扫描单元数据输入端的数据（）。

A:控制模式B:偏移模式C:正常模式D:捕捉模式

答案:正常模式；捕捉模式为测试扫描寄存器的故障及其移位是否正常，给寄存器下列测试序列，其中正确的是（）。

A:10101010......B:111000111......C:00110011......D:11001100......

答案:00110011......；11001100......进行了扫描设计的电路，在哪些方面存在不足（）。

A:扫描设计中的布线增加了芯片面积B:扫描单元有多路选择器，产生了延迟C:增加扫描硬件，从而增加了芯片面积D:性能方面，降低了信号速度

答案:扫描设计中的布线增加了芯片面积；扫描单元有多路选择器，产生了延迟；增加扫描硬件，从而增加了芯片面积；性能方面，降低了信号速度自动扫描设计的具体步骤（）。

A:扫描配置B:扫描单元重新排序C:扫描替换D:扫描链接

答案:扫描配置；扫描单元重新排序；扫描替换；扫描链接

第八章单元测试

基于特征多项式1+x6+x7设计一个LFSR电路，需要几个触发器和异或门（）。

A:7个触发器，1个异或门B:7个触发器，2个异或门C:8个触发器，1个异或门D:8个触发器，2个异或门

答案:7个触发器，1个异或门利用奇偶校验检查对输出响应1101011进行压缩，压缩值为（）。

A:0B:1

答案:1采用LFSR作为压缩、特征分析电路，可看作多项式的除法，其中除数是（）。

A:LFSR输出值B:压缩后的值，即签名C:LFSR对应的特征多项式D:待压缩的输出响应

答案:LFSR对应的特征多项式内建逻辑块观察器BILBO有四种工作模式，当控制线为01时，其功能为（）。

A:D触发器B:响应压缩器MISRC:线性反馈移位寄存器（LFSR）矢量生成器D:扫描链

答案:线性反馈移位寄存器（LFSR）矢量生成器采用MISR和并行移位寄存器序列生成器的自测试结构为STUMPS，该结构可减少硬件开销，若有20个全扫描链，每个100bit，则2000bit芯片输出，需要（）位的MISR。

A:10B:20C:30D:25

答案:20内建自测试BIST技术在芯片设计中增加了三部分硬件以实现自测试，分别是（）。

A:响应压缩器ORAB:测试向量生成器TPGC:BIST控制器ControllerD:响应比较器

答案:响应压缩器ORA；测试向量生成器TPG；BIST控制器Controller内建自测试BIST不能测试的部分包括（）。

A:从电路输出到原始输出的连线B:输入MUX到被测电路的连线C:从PI管脚到输入MUX的连线D:芯片的逻辑功能

答案:从电路输出到原始输出的连线；从PI管脚到输入MUX的连线标准线性反馈移位寄存器LFSR的特点有（）。

A:XOR门在触发器的外部B:触发器序号由小到大的顺序为从右至左（对应特征多项式）C:触发器序号由小到大的顺序为从左至右（对应特征多项式）D:XOR门在触发器的内部

答案:XOR门在触发器的外部；触发器序号由小到大的顺序为从右至左（对应特征多项式）按时钟测试BIST系统有何特点（）。

A:需要扫描链移位完成测试和读出测试结果B:较长的测试长度,较少的BIST硬件C:较短的测试长度,较多的BIST硬件D:每个时钟周期实施一个测试

答案:较短的测试长度,较多的BIST硬件；每个时钟周期实施一个测试线性反馈移位寄存器LFSR生成的测试向量长度小于确定性ATPG生成的测试向量长度。（）

A:错B:对

答案:错

第九章单元测试

基于边界扫描设计的元器件的所有与外部交换的信息（指令、测试数据和测试结果）都采用（）通信方式。

A:串行B:并行

答案:串行获得正常元件输入和输出信号的瞬态值并将它们保存在边界扫描环中两个主从触发器的第一个里面，以便监测和分析被测器件的工作状态，该指令为（）。

A:采样B:外测试C:预载D:内测试

答案:采样内测试指令是当芯片装配到PCB/MCM上时，通过使用边界扫描寄存器把外部施加的测试矢量移位到芯片内，从而实施片上系统逻辑的测试，执行内测试指令典型的步骤为（）。

①扫描模式，从SI端加载测试向量②扫描模式，将测试结果移位至SO输出③更新模式，将测试向量输入至芯片

④捕捉模式，捕捉芯片的输出值

A:③②①④B:③②④①C:①③④②D:①④②③

答案:①③④②边界扫描测试的基本原理是在靠近器件的每个输入/输出引脚处增加一个边界扫描单元BSC，其具有哪几种工作模式（）。

A:扫描移位模式B:捕捉模式C:更新模式D:正常工作模式

答案:扫描移位模式；捕捉模式；更新模式；正常工作模式边界扫描标准主要应用的范围包括（）。

A:规范元器件在正常工作条件下对其观察或控制的方法B:规范集成电路本身的测试方法C:规范板级或其他系统中集成电路之间连接的测试方法D:规范集成电路内建自测试的方法

答案:规范元器件在正常工作条件下对其观察或控制的方法；规范集成电路本身的测试方法；规范板级或其他系统中集成电路之间连接的测试方法边界扫描测试结构主要包括（）。

A:边界扫描寄存器组RegistersB:TAP控制器C:测试访问端口TAPD:可选的测试系统复位信号TRST*E:指令译码器InstructionDecoder

答案:边界扫描寄存器组Registers；TAP控制器；测试访问端口TAP；指令译码器InstructionDecoder关于TAP控制器，表达正确的是（）。

A:只允许TCK、TMS和TRST*信号影响，是边界扫描测试核心控制器B:可以选择使用指令寄存器扫描或数据寄存器扫描，能够控制边界扫描测试的各个状态C:是能够识别边界扫描通信协议和通过内部信号控制边界扫描硬件的简单有限状态机D:TAP控制器共有16个状态

答案:只允许TCK、TMS和TRST*信号影响，是边界扫描测试核心控制器；可以选择使用指令寄存器扫描或数据寄存器扫描，能够控制边界扫描测试的各个状态；是能够识别边界扫描通信协议和通过内部信号控制边界扫描硬件的简单有限状态机；TAP控制器共有16个状态下列哪些是边界扫描寄存器组必要的寄存器（）。

A:指令寄存器B:边界扫描寄存器C:旁路寄存器D:器件特性寄存器E:器件ID寄存器

答案:指令寄存器；边界扫描寄存器；旁路寄存器下列哪些是边界扫描指令中的强制指令（）。

A:旁路指令B:外测试指令C:采样/预载指令D:内建自测试指令E:内测试指令

答案:旁路指令；外测试指令；采样/预载指令利用BICT（BoundaryScanInCircuitTest）测试器件管脚的开短路情况，输入输出如下图所示，则可知（）。

A:0管脚存在开路故障B:6管脚存在短路故障C:7管脚存在开路故障D:0管脚存在短