【MOOC】数字电子技术基础-青岛大学 中国大学慕课MOOC答案

【MOOC】数字电子技术基础-青岛大学中国大学慕课MOOC答案练习1、【判断题】二进制数的原码表示是指在二进制数值码前加一位符号位，“0”表示正数，“1”表示负数。本题答案：【正确】2、【判断题】二进制数正数的原码、反码和补码都是它本身。本题答案：【正确】3、【判断题】二进制数补码表示的优点之一是0是唯一的，不像原码、反码表示有+0和-0两个0。本题答案：【正确】4、【判断题】二进制负数由补码求原码的方法与由原码求补码的方法是一样的，即符号位不变，数值位取反加“1”。本题答案：【正确】练习1、【判断题】码与数不同，码没有大小，只是一种代号而已。本题答案：【正确】2、【判断题】n位二进制数有种组合码，可以表示个的信息，编码就是给每个信息对应一个具体码，即建立数字、字母、符号与码之间的关系的过程。本题答案：【正确】3、【判断题】4位二进制代码有0000～1111十六个组合，表示0～9十个数就可以有多种编码形式，其中常用的有8421码、余3码、2421码、5421码、余3循环码等。本题答案：【正确】第一章作业第一章章测验1、【单选题】将二进制、八进制、十六进制数转换为十进制数的共同方法是（）。本题答案：【按权展开求和】2、【单选题】十进制数25用8421BCD码表示为（）。本题答案：【00100101】3、【单选题】若在编码器中有500个编码对象，则要求输出二进制代码位数为（）位。本题答案：【9】4、【单选题】十进制数42.5对应的十六进制数为()。本题答案：【2A.8】5、【单选题】十六进制数2A.8对应的二进制数是（）。本题答案：【00101010.1000】6、【单选题】用8位字长表示负数补码的最小值为（）。本题答案：【-128】7、【单选题】将二进制数101000101.1011100转换为16进制，转换结果正确的是（）。本题答案：【145.B8】8、【多选题】下面对十进制数25的表示正确的是本题答案：【对应的16进制数是19#对应的余3码是01011000】9、【多选题】下面对十进制数-25的表述正确的是本题答案：【8位原码为10011001#8位补码为11100111#16位补码为1111111111100111】10、【判断题】布尔代数中的“0”或“1”可以对应于继电器中开关的两个状态“开”或“关”，并且布尔代数中的各种逻辑运算都可以通过继电器的开关逻辑控制来实现。本题答案：【正确】11、【判断题】逻辑1比逻辑0大。本题答案：【错误】12、【判断题】十六进制数18要比十进制数18小。本题答案：【错误】13、【判断题】格雷码具有任何两个相邻码都只有一位码元不同的特性。本题答案：【正确】14、【判断题】十进制数25的余三码表示为00100101。本题答案：【错误】15、【判断题】二进制补码使得二进制运算电路得到简化。本题答案：【正确】1.1-1.5节小测验1、【判断题】计算机中的所有信息都是由0和1组成的一串串数或码的形式存在的。本题答案：【正确】2、【判断题】计算机中，信息的表达形式和信息所表达的内容可以是相互独立的。本题答案：【正确】3、【判断题】电信号是指随时间变化的电压、电流信号。本题答案：【正确】4、【判断题】模拟信号的特点是在时间轴上连续，数值轴上也连续本题答案：【正确】5、【判断题】实际电路中某个端或某一点上都有一个具体的实实在在的电压数值，只要电压数值在逻辑1规定的范围内就称逻辑1（或高电平），在逻辑0规定的范围内就称逻辑0（低电平）。本题答案：【正确】6、【判断题】逻辑电平是人为规定的，逻辑1、逻辑0分别对应两个可以重叠的电压范围。本题答案：【错误】7、【判断题】数字信号的优点就是抗干扰能力差。本题答案：【错误】8、【判断题】数字量是指在时间轴和数值轴上都离散的物理量。本题答案：【正确】9、【判断题】在数字电路中必须至少有一个时钟信号，作为整个电路的基准，但它本身却是不传递信息的。本题答案：【正确】10、【判断题】1位二进制数只能表示2个信息，多个信息需用多位二进制数的组合来表示。本题答案：【正确】11、【判断题】计算机处理、存储、传送信息的基本单位是“比特”，bit是binarydigit缩写。本题答案：【正确】12、【判断题】计算机电路数据传输的方式有并行和串行。并行指一个时钟周期的时间传送多位并行信息，串行指一个时钟周期传输1位二进制信息；现需要传输8位二进制信息，如果是串行方式需要8个时钟的时间，并行方式只需要一个时钟周期即可。本题答案：【正确】13、【判断题】在一个数字系统中，所有部件都是在时钟的控制下工作的，即每一个时钟周期内每个部件都有相应的安排，所有部件经历数个时钟周期最后协调一致的完成某个特定任务。本题答案：【正确】14、【判断题】在晶体振荡器的应用以前，主要是用LC或RC元件来制作振荡器，其频率稳定度只能达到10的-2次幂到10的-3次幂量级本题答案：【正确】15、【判断题】晶振已被广泛应用在电子产品中,其优点是产生的信号频率稳定度高，为系统提供稳定可靠的时钟信号。本题答案：【正确】16、【判断题】自然界中的信号全部是以模拟量的形式存在的，即时间轴、数值轴上都是连续的。本题答案：【错误】1.6-1.8节小测验1、【判断题】数制规定了多位数中每一位数的构成方法以及从低位到高位的进位规则。本题答案：【正确】2、【判断题】二进制数的位权是以2为底的幂，幂数是以小数点为中心，向左数依次为第0、1、2....位..，向右数依次为-1，-2，......位。本题答案：【正确】3、【判断题】一个十六进制数按权展开求和，其结果对应的就是该十六进制数转换成的十进制数。本题答案：【正确】4、【判断题】十进制数转换为二进制数，要把整数和小数分开来转换。整数是乘2取整法，小数是除2取余法；最后结果再分别写在小数点的左右两侧。本题答案：【错误】5、【判断题】十进制整数转换为二进制数，方法是除2取余，除2直到商为0为止，结果是从下往上取，即最先得到的是最低位。本题答案：【正确】6、【判断题】十进制小数转换为二进制数，方法是乘2取整，结果是从上往下取，即最先得到的是最高位。本题答案：【正确】7、【判断题】二进制数的原码表示是指在二进制数值码前加一位符号位，“0”表示正数，“1”表示负数。本题答案：【正确】8、【判断题】二进制数补码表示的优点之一是0是唯一的，不像原码、反码表示中有+0和-0两个0。本题答案：【正确】9、【判断题】二进制负数由补码求原码的方法与由原码求补码的方法是一样的，即符号位不变，数值位取反加“1”。本题答案：【正确】10、【判断题】码与数不同，码没有大小，只是一种代号而已。本题答案：【正确】11、【判断题】n位二进制数有种组合码，可以表示个的信息，编码就是给每个信息对应一个具体码，即建立数字、字母、符号与码之间的关系的过程。本题答案：【正确】12、【判断题】4位二进制代码有0000～1111十六个组合，表示0～9十个数就可以有多种编码形式，其中常用的有8421码、余3码、2421码、5421码、余3循环码、ASCII码等。本题答案：【错误】13、【判断题】二进制数正数的原码、反码和补码都是它本身。本题答案：【正确】14、【判断题】如果将两个余3码相加，所得的和将比十进制数和所对应的二进制数多6。本题答案：【正确】15、【判断题】与普通的二进制代码相比，格雷码的最大优点在于它按编码顺序依次变化时，相邻代码之间只有一位发生变化。本题答案：【正确】16、【判断题】余3循环码是取4位格雷码中的十个代码组成的，不具有格雷码的特点。本题答案：【错误】第二章作业2.1-2.3节小测验1、【多选题】下面逻辑运算式正确的是本题答案：【A+1=1##】2、【多选题】下面是某学校的奖学金评选条件一.基本申请条件1．热爱社会主义祖国，拥护中国共产党的领导；2．遵守宪法和法律，遵守学校规章制度；3．学风端正，勤俭自强；4．诚实守信，品学兼优；5．注重全面发展，积极参与科学研究和社会实践。二.研究生具有下列情况之一者，不能参加学业奖学金评定：1．无故未按学校规定时间缴纳学费、住宿费、进行学籍注册者；2．参评年度内，因疾病、因私出国等原因办理保留学籍或休学期间的研究生；3．超出基本修业年限延期毕业的研究生；4．参评年度内，因违规违纪受到学校警告及以上纪律处分的研究生；5．参评年度内，所选课程有不及格者；6.在提交的申请资料中，提供不实信息或隐瞒不利信息者；有经查实的学术失范行为者。本题答案：【基本申请条件中的条件1、2、3、4、5是与的关系。#条件二中的条件1、2、3、4、5、6与结果不能参加学业奖学金的评定是或的关系。即条件二中的条件1、2、3、4、5、6中有一个满足就不能参加学业奖学金的评定。】3、【判断题】算法就是解决问题的一系列有限的特定步骤。他可以表示为一组数学表达式和时序操作、或者是二者的组合操作。其中每一确定步骤都可由一个布尔表达式表示。本题答案：【正确】4、【判断题】所有的数字系统都是基于逻辑设计的，逻辑设计就是将人们提出的算法和过程转化为具体的机器。本题答案：【正确】5、【判断题】布尔代数也叫逻辑代数，布尔代数的运算元素只有两个：1（TRUE，真)和0（FALSE，假)。本题答案：【正确】6、【判断题】逻辑代数中也用字母表示变量，称为逻辑变量，只能取真或假两个值，分别用1、0表示。独立的逻辑变量本身没有什么意义，但当多个逻辑变量用来表示不同的逻辑状态时，他们之间可以按照事先制定的某种因果关系进行推理运算，叫做逻辑运算。本题答案：【正确】7、【判断题】在逻辑电路中，当输入变量的取值确定后，输出变量的取值也随之确定，输出与输入之间是一种逻辑关系，这种关系称作逻辑函数。本题答案：【正确】8、【判断题】逻辑代数和普通数学代数有本质区别，普通数学代数中的变量取值可以是正数、负数、有理数和无理数，进行的是十进制（0～9）数值运算。而逻辑代数中变量的取值只有两个：“0”和“1”，并且“0”和“1”没有数值意义，只是表示事物的两种逻辑状态。本题答案：【正确】9、【判断题】逻辑代数的基本运算不只有“与”（AND)、“或”(OR)和“非”（NOT)三种。本题答案：【错误】10、【判断题】与运算也叫逻辑乘或逻辑与，指当所有的条件都满足时，事件才会发生，即“缺一不可”。本题答案：【正确】11、【判断题】或运算也叫逻辑加或逻辑或，指当其中一个条件满足时，事件不一定发生，即“有一即可”。本题答案：【错误】12、【判断题】条件具备时，事件不发生；条件不具备时，事件发生，这种因果关系叫做逻辑非，也称逻辑求反。本题答案：【正确】13、【判断题】与非运算是先与运算再非运算的组合。以二变量为例，布尔代数表达式为：Y=(AB)`实现与非逻辑运算的逻辑电路称为与非门。本题答案：【正确】14、【判断题】异或运算是为实现加法而生的一种运算，符号“⊕”，即两个输入逻辑变量取值不同时为“1”，相同时为“0”，异或运算用异或门来实现。本题答案：【正确】2.4-2.5节小测验1、【单选题】逻辑函数F=AB+CD的真值表中，F=1的状态有（）个。本题答案：【7】2、【单选题】在下列逻辑运算中，错误的是（）。本题答案：【A+B=B+C，则A=C】3、【单选题】若输入变量A、B全为1时，输出F=0，则输入与输出关系是（）。本题答案：【与非运算】4、【单选题】以下表达式中符合逻辑运算法则的是（）。本题答案：【1+1=1】5、【单选题】逻辑表达式A+BC等同于（）。本题答案：【（A+B)(A+C）】6、【单选题】有三个输入端的或非门电路，要求输出高电平，其输入端应是（）。本题答案：【全部为低电平】7、【单选题】一个两输入端的门电路，当输入为0和1时，输出不是1的门是（）。本题答案：【与门】8、【判断题】若两个函数具有不同的真值表，则两个逻辑函数必然不相等。本题答案：【正确】9、【判断题】已知逻辑表达式AB+C=AB+D，则可得C=D。本题答案：【错误】10、【判断题】若两个函数具有不同的逻辑表达式，则两个逻辑函数必然不相等。本题答案：【错误】11、【判断题】异或函数与同或函数在逻辑上互为反函数。本题答案：【正确】12、【判断题】摩根定理又称反演律，常用的两个变形公式是：(AB)'=A'+B'，(A+B)'=A'B'。本题答案：【正确】13、【判断题】一个变量经过两次求反运算后还是其本身。本题答案：【正确】14、【判断题】逻辑代数中常量0和1是互反的。本题答案：【正确】15、【判断题】摩根定理只适用于两个变量。本题答案：【错误】2.6-2.8节小测验1、【单选题】逻辑函数Y(A,B,C)=∑m(1,5,7)的最简与或式是（）。本题答案：【Y(A,B,C)=AC+B′C】2、【单选题】逻辑函数Y(A,B,C)=∑m(1,5,7)的的最大项积的形式是（）。本题答案：【Y=∏M(0,2,3,4,6)】3、【单选题】逻辑函数Y=AC+BC'的最小项和的形式是（）。本题答案：【Y=∑m(2,5,6,7)】4、【单选题】函数F=AB+BC，使F=1的输入ABC的取值组合为（）。本题答案：【110】5、【单选题】下列不是逻辑函数的描述形式的是（）。本题答案：【最小项的积】6、【单选题】最小项A'B'CD'的逻辑相邻项为（）。本题答案：【A'B'CD】7、【单选题】一个逻辑函数本题答案：【可以写成最小项和、最大项积两种形式。】8、【判断题】三变量组成的最大项M5和最小项m5，因具有同一编号，它们互为非的关系。本题答案：【正确】9、【判断题】已知有4个逻辑变量，它们能组成的最大项和最小项的个数为都16个。本题答案：【正确】10、【判断题】m1+m2+m3+m4=(M1M2M3M4)'本题答案：【正确】11、【判断题】n变量的最小项是指包含全部n个变量的乘积项，在乘积项中每个变量只能以原变量的形式出现一次。本题答案：【错误】12、【判断题】标准与或式就是最小项和的型式。本题答案：【正确】13、【判断题】标准或与式就是最大项积的型式。本题答案：【正确】14、【判断题】一个三变量函数的最小项和的形式一定包含8个最小项。本题答案：【错误】15、【判断题】三变量A、B、C的最小项编号与变量A、B、C的排序没有关系。本题答案：【错误】2.9-2.11节小测验1、【单选题】此卡诺图化简的最简表达式为（）。本题答案：【Y=D+A+B'C'】2、【单选题】关于此卡诺图化简的说法错误的是（）。本题答案：【圈值为1的项，圈1个8项的圈，1个4项的圈】3、【单选题】在三变量卡诺图中，共有八个方块，全部为1，则它的化简结果为（）。本题答案：【1】4、【单选题】化简的结果并不唯一，请找出不是此图的最简结果的是（）。本题答案：【Y=A'C'+AC+A'BD'】5、【单选题】函数形式可以进行变换，可以化成只用非门和与非门实现，选出不能实现的表达式（）。本题答案：【L=(A'B')(C'D')】6、【单选题】利用卡诺图化简逻辑函数时,8个相邻的最小项圈成一个矩形圈，可消去（）个变量。本题答案：【3】7、【多选题】卡诺图化简中圈的矩形框包含的小方框的个数为本题答案：【2#4#8】8、【多选题】三变量函数卡诺图中哪两个最小项是既是位置相邻也是逻辑相邻的。本题答案：【m1和m3#m1和m5】9、【判断题】具有无关项的函数化简，无关项可以作为1，也可以作为0。本题答案：【正确】10、【判断题】三变量函数中的m1、m2两个最小项是既是位置相邻也是逻辑相邻的。本题答案：【错误】11、【判断题】卡诺图化简函数时，可以圈值为1的项构成的圈；也可以圈值为0的项构成的圈，再写它的反函数。本题答案：【正确】12、【判断题】卡诺图是真值表的一种变形，一个函数的真值表有多少行，卡诺图就有多少小方框，不同的是真值表是按二进制加法规律排列，卡诺图是按相邻性排列。本题答案：【正确】13、【判断题】逻辑函数的化简结果并不唯一，最简的标准是与或式中，与项个数最少，每一个与项中的因子数最少。本题答案：【正确】14、【判断题】卡诺图化简中有些小方框可以被多个圈重复圈，但每个圈中一定有一个其他圈所没有的。本题答案：【正确】15、【判断题】公式法化简没有固定的步骤，就是反复使用逻辑代数的基本公式和常用公式消去函数式中多余的乘积项和多余的因子，以求得函数的最简形式。本题答案：【正确】第二章章测试1、【单选题】函数F(A,B,C)=AB+BC+AC的最小项表达式为（）。本题答案：【∑m（3，5，6，7）】2、【单选题】逻辑函数F(A,B,C)=∑m（3，5，6，7）的反函数F'是（）。本题答案：【∑m（0，1，2，4）】3、【单选题】同一函数的两个最小项mi与mj相与，ij，结果是（）。本题答案：【0】4、【单选题】卡诺图化简的结果是（）。本题答案：【C'D'+B'D'】5、【单选题】4变量卡诺图中，与m3逻辑相邻的项有（）个。本题答案：【4】6、【单选题】逻辑函数Y=AC+BC'的与非与非式是（）。本题答案：【Y=((AC)'(BC')')'】7、【单选题】若八个最小项相邻并且排列成一个矩形组，则可以合并成一项并消去（）对因子，合并后的结果中只包含公共因子。本题答案：【三】8、【判断题】在卡诺图中无关项可以省略不填。本题答案：【错误】9、【判断题】逻辑函数的表示方法中真值表和逻辑表达式是等价的可以相互转换。本题答案：【正确】10、【判断题】任意个数的最小项，只要逻辑相邻，可以圈成一个圈，就可能合并成一项。本题答案：【错误】11、【判断题】四变量函数的A'+B+C+D'的最大项编号是M6.本题答案：【错误】12、【判断题】十字路口红黄绿交通灯，规定红灯亮停，绿灯亮行，黄灯亮等一等。设灯亮为1，灭为0，车行Y=1，车停Y=0,则函数Y中肯定会有无关项。本题答案：【正确】13、【判断题】化简具有无关项的逻辑函数时，如果能合理利用这些无关项，一般都可得到更加简单的化简结果。本题答案：【正确】14、【判断题】约束项和任意项统称为逻辑函数中的无关项。本题答案：【正确】15、【判断题】约束项的取值等于1的输入变量取值是不允许出现的，所以约束项的值始终为0。而任意项则不同，在函数的运行过程中，有可能出现使任意项取值为1的输入变量取值。本题答案：【正确】第三章作业3.1-3.3节小测验1、【单选题】组合逻辑电路的分析步骤是（）。本题答案：【电路图-表达式-真值表-逻辑抽象】2、【单选题】试写出下面电路图的逻辑表达式（）。本题答案：【Z=((R'A'G')'(RA)'(RG)'(AG)')'】3、【单选题】奇偶校验电路是一种校验代码传输正确性的电路。奇校验电路是当输入的一串二进制数有奇数个1时，产生奇校验码为1；奇偶校验能检查出数据传输中()位码发生错误，但没有纠错的能力。本题答案：【1】4、【单选题】设计一开关编码控制电路，当开关K0、K1、K2、K3接通时（设接通时用Ki=1表示），分别输出00、01、10、11，且从K0开始，只要有较小编号的输入，电路就不会对较大编号的输入进行编码，则该电路的真值表是（）。本题答案：【K0K1K2K3B1B01XXX0001XX01001X10000111】5、【单选题】组合逻辑电路的设计一般步骤是（）。本题答案：【逻辑抽象-器件选型-化简或变换-画电路图】6、【判断题】逻辑抽象是指分析题目的因果关系，确定输入、输出变量，定义变量逻辑状态的含义，列出真值表。本题答案：【正确】7、【判断题】组合逻辑电路可以用不同规模的电路实现，比如小规模SSI如基本门电路；中规模MSI如数据选择器、译码器、加法器；FPGA比如可编程逻辑器件。本题答案：【正确】8、【判断题】组合逻辑电路最难的的一步是逻辑抽象，是机器不能代替的，也就是把自然语言的描述转换为数字语言的描述。本题答案：【正确】9、【判断题】组合逻辑电路电路的分析，最后由真值表抽象电路的功能，同一个真值表可以抽象出不同的功能，只要合理就行。本题答案：【正确】10、【判断题】组合逻辑电路非常简单，不需记忆元件，只要输入变化就能决定输出。本题答案：【正确】3.4-3.11节小测验1、【单选题】二进制译码器又称全译码器、最小项译码器。输入端的个数n与输出端的个数N的对应关系是（）。本题答案：【】2、【单选题】8选1数据选择器有（）个地址输入端。本题答案：【3】3、【单选题】8-3优先编码器、16-4优先编码器、32-5优先编码器都属于（）。本题答案：【二进制编码器】4、【单选题】在下列常用集成电路中，实现数值比较的芯片为（）。本题答案：【74HC85】5、【单选题】如图74LS151芯片引脚图中数据选择器的地址选择输入端是（）。本题答案：【A0...A2】6、【判断题】编码是社会管理中一种常用的方法，比如身份证编码、电话号码，是用一组代码按一定规则表示某种事物或信息。本题答案：【正确】7、【判断题】二进制编码器有若干个输入信号，对应每一个有效的输入信号，输出产生一组唯一的二进制代码。本题答案：【正确】8、【判断题】二进制编码器的输入信号是个，输出是n位二进制码。本题答案：【正确】9、【判断题】优先编码器不允许输入端多个信号同时有效。本题答案：【错误】10、【判断题】译码是编码的逆过程，二进制译码器是将一组输入代码转换为特定电平的输出信号。本题答案：【正确】11、【判断题】一位二进制数的加法有半加、全加。半加、全加的区别在于是否考虑低位来的进位。二者都可以多片级联来实现多位二进制数的加法。本题答案：【错误】12、【判断题】以8-3优先编码器74LS148为例，他有8个输入信号，什么时候认为来了输入信号，我要对这个信号编码，这就是电平有效问题。实际电路中芯片某一引脚要么是高电平、要么是低电平两种情况，所以就有高电平有效和低电平有效两种情况。74LS148是高电平有效。本题答案：【错误】13、【判断题】在实现多位二进制数的加法时，如果不考虑速度要求的话，实现n位二进制数的加法，用n个全加器就可以了。本题答案：【正确】14、【判断题】如图8-3优先编码器74LS148的框图，其框图各引脚外用小圆圈和引脚名字的非一起表示输入信号是低电平有效。本题答案：【正确】3.12-3.17节小测验1、【单选题】8选1数据选择器74LS151的输出Y与输入数据端D0……D7及输入地址选择输入端A2A1A0的对应表达式为（）。本题答案：【Y=D0A2'A1'A0'+D1A2'A1'A0+D2A2'A1A0'+D3A2'A1A0+D4A2A1'A0'+D5A2A1'A0+D6A2A1A0'+D7A2A1A0】2、【单选题】下表是3-8线译码器74LS138的功能表，片选端S1、S2、S3都有效，即芯片正常工作状态下，8个输出对应输入端变量的表达式，其中正确的是。本题答案：【Y7’=(A2A1A0)’=m7’】3、【单选题】关于用74LS138译码器实现组合逻辑函数，只用一片138译码器最多可以实现多个几变量的函数。本题答案：【3】4、【单选题】关于用74LS151数据选择器实现组合逻辑函数，一片151数据选择器可以实现（）个3变量的函数。本题答案：【1】5、【单选题】下图是用138译码器实现多输出函数，请选择正确的Z1输出表达式（）。本题答案：【Z1=m3+m4+m5+m6】6、【判断题】只用一片138译码器可以实现多个函数，而一片151数据选择器只可以实现一个函数。本题答案：【正确】7、【判断题】数据选择器又叫最小项译码器。本题答案：【错误】8、【判断题】译码器又叫最小项译码器，数据选择器的输出为带系数的全体地址变量的最小项的的和。所以可以用他们来实现任何组合逻辑函数。本题答案：【正确】9、【判断题】层次化的设计是指“自顶向下”对整个设计任务进行分层和分块的划分，降低每层的复杂度，简化每个模块的功能；或“自底向上”地对每一个有限复杂度的模块进行调用。本题答案：【正确】10、【判断题】模块化的设计是指将经过设计和验证的能完成一定功能的逻辑电路封装成模块，在后续的设计中都可以反复使用。本题答案：【正确】第三章章测试1、【单选题】关于下面左图和右图，说法错误的是（）。本题答案：【功能不同】2、【单选题】关于138译码器，又叫最小项译码器，下面说法正确的是（）。本题答案：【如果把A2A1A0当作输入变量，8个输出就是输入变量A2A1A0对应的8个最小项的非。】3、【单选题】下图是两片138级联为4-16译码，请问输入是1100，哪个输出端是低电平（）。本题答案：【Z12'】4、【单选题】下图是用数据选择器实现函数，请选择输出表达式（)。本题答案：【Y=A'B'C'+A'BC+AB'C+ABC】5、【单选题】下图是两片优先编码器148扩展为16-4编码器,请问如果此时A15'---A0'输入是全0，则输出编码为（）。本题答案：【1111】6、【判断题】实现全加器电路可以用1片双4选1数据选择器74LS153实现，也可以用2片8选1数据选择器74LS151实现。本题答案：【正确】7、【判断题】中规模芯片除本身功能外，可以用来实现组合逻辑函数，但只有译码器、数据选择器可以实现任意组合逻辑函数。本题答案：【正确】8、【判断题】表达式A+A'B不存在竞争冒险。本题答案：【错误】9、【判断题】用8个数码管静态显示8位十进制信息，需要8个显示译码器。本题答案：【正确】10、【判断题】共阴极数码管输入端abcdefg输入的是0110000，数码管显示3。本题答案：【错误】第四章作业4.1-4.4节小测验1、【单选题】下列标识符中，（）是不合法的标识符。本题答案：【123fan】2、【单选题】请选择下面（）个语句实现了要求：定义16位符号常量addrwidth的功能。本题答案：【parameteraddrwidth=16；】3、【单选题】整常数的表达方式有三种，第二种形式缺省位宽，具体由机器系统决定，但至少是()位。1.位宽'进制数字2.进制数字3.数字本题答案：【32】4、【单选题】在verilogHDL语言中，a=4b'1011，那么操作：a=（???）。本题答案：【0】5、【单选题】已知?“a?=1b’1;?b=3b'001;”那么{a,b}＝（??）。本题答案：【1001】6、【判断题】每个VerfilogHDL源文件中只准编写一个顶层模块，以module开始，以endmodule结束。本题答案：【正确】7、【判断题】VerilogHDL中的关键字或保留字是必须用大写字母定义。本题答案：【错误】8、【判断题】在verilogHDL语言中，有两种注释。一种是符号//后面是多行注释;另一种从/*开始，到*\结束是单行注释。本题答案：【错误】9、【判断题】wire型变量与reg型变量的区别是：wire型变量不具有记忆存储功能，就相当于实际电路中的一根连线。本题答案：【正确】10、【判断题】位运算符与缩减运算符的运算符号一样，区别是位运算符是单目运算符，缩减运算符是双目运算符。本题答案：【错误】第四章章测试1、【单选题】分析VerilogHDL程序：if(a)?out1=int1;?else?out1=int2;??当a=()?执行out1=int1。本题答案：【1】2、【单选题】moduleF_ADDER(ain,bin,cin,cout,sum);inputain,bin,cin;outputcout,sum;wirenet1,net2,net3；h_adderU1（ain,bin,net1,net2）;h_adderU2（.A(net1),.SO(sum),.B(cin),.CO(net3)）;orU3（cout,net2,net3）;endmodule请问该程序使用的是哪种描述方式（）。本题答案：【结构描述】3、【单选题】always@(alord)beginif(al)q=d；end程序中如果al=1，q=d;如果al=0，q=（）。本题答案：【q】4、【单选题】定义一线型向量rega，4位，下面（）种是正确的。本题答案：【wire[3:0]rega;】5、【单选题】always@(sel[1:0]oraorb)case(sel[1:0])2’b00:q=a；2’b11:q=b；（）endcase这个程序中用到case语句，为把表达式sel的所有取值都列出来，请用一句将case语句补充完整（）。本题答案：【default:q=2'b0；】6、【判断题】定义：reg[2:0]sum;则If(sum[2:0]=3’d4)和If(sum[2])这两个语句的作用一样。本题答案：【正确】7、【判断题】VerilogHDL中进行行为描述，必须要用到always语句。本题答案：【正确】8、【判断题】verilogHDL中任一完成的程序都可以生成相应的框图符号，作为一个元件用在其他程序中。moduleadder(a,b,cis,co);outputco;outputs;inputa,b;inputci;assign{co,s}=a+b+ci;endmodule下图是该程序的框图。本题答案：【正确】9、【判断题】在always块语句中被赋值的变量只能是register型变量。本题答案：【正确】10、【判断题】always语句必须使用敏感信号表达式。本题答案：【正确】4.5-4.7节小测验1、【单选题】always语句的敏感信号表达式又称事件表达式或敏感表，关于敏感信号表达式下面描述中错误的是。本题答案：【敏感信号可以取值为x或z任何值。】2、【单选题】下面for循环语句：for(i=0;i=6;i=i+1)s=s+1；循环执行次数为（）。本题答案：【7】3、【单选题】If-else条件语句：if（表达式）语句1；其中表达式就是条件，表达式可以有多种表达形式，但下面（）不可以。本题答案：【多位的变量】4、【单选题】条件语句有两种：If-else语句和case语句，关于二者的区别下面描述不正确的是（）。本题答案：【If-else语句和case语句的条件表达式都一样。】5、【单选题】VerilogHDL语言中，阻塞赋值的符号为(??)?。本题答案：【=】6、【判断题】在一个块语句中，如果有多条阻塞赋值语句，在前面的赋值语句没有完成之前，后面的语句就不能被执行，就像被阻塞了一样，因此称为阻塞赋值方式。本题答案：【正确】7、【判断题】非阻塞赋值语句“=”，常用于时序逻辑电路的设计，在一个块语句内，采用非阻塞赋值语句的变量只有在块内的语句全都执行完毕后才被赋予新的数值，此前都保持原来的值。本题答案：【错误】8、【判断题】initial语句没有触发条件，只执行一次；always语句也没有触发条件，但可以执行无限次。本题答案：【错误】9、【判断题】always语句可以看成一无限循环语句。本题答案：【正确】10、【判断题】元件例化语句的引脚映射就是对用在主程序中的元件的引脚在主程序中应该如何连接做一说明。本题答案：【正确】第五章作业5.1-5.2节小测验1、【单选题】数字电路中需要存储记忆，对基本存储单元的要求是能够存储记忆1和0，我们用两个稳定的状态：0态和１态来表示，下面关于0态和1态描述正确的是（）。本题答案：【0态：Q=0，Q'=1】2、【单选题】这是基本的SR锁存器的图形符号。下面关于它的叙述错误的是（）。本题答案：【内部由2个或非门构成】3、【单选题】关于基本存储单元的功能及特点，下列说法错误的是（）本题答案：【输入信号必须是高电平有效】4、【判断题】Q称为锁存器或触发器的状态，也称现态，他和其他输入信号一起影响锁存器或触发器的新的状态Q*，所以将Q称为状态变量。本题答案：【正确】5、【判断题】基本的SR锁存器有与非门和或非门两种构成方式。与非门构成的输入信号是高电平有效。本题答案：【错误】6、【判断题】D锁存器的输出对输入透明，即时钟信号有效期间输入是什么，输出就是什么，所以锁存器抗干扰强。本题答案：【错误】7、【判断题】锁存器输入信号的状态有两种：有效和无效，实际应用中输入信号大部分时间是无效的。本题答案：【正确】8、【判断题】锁存器输入信号的状态有有效和无效两种，可以是高电平有效，也可以是低电平有效，具体要根据内部电路确定。本题答案：【正确】9、【判断题】下图是由或非门构成的基本SR锁存器及其框图符号，输入信号低电平有效。本题答案：【错误】10、【判断题】与非门构成的基本SR锁存器的特性表如下，输入信号高电平有效。本题答案：【错误】5.3-5.7节小测验1、【单选题】下面哪种触发方式抗干扰能力最强()。本题答案：【边沿触发】2、【单选题】下面触发方式，抗干扰能力最强的是（）。本题答案：【边沿触发】3、【单选题】关于下图的触发器，描述错误的是（）。本题答案：【触发方式是上升沿触发】4、【单选题】下图中的JK触发器，接成了哪种功能的触发器。（）。本题答案：【T'触发器】5、【单选题】下图触发器的全称是（）。本题答案：【主从RS触发器】6、【判断题】JK触发器解决了SR触发器的输入约束问题，即J、K两个输入端能同时有效。本题答案：【正确】7、【判断题】在SR触发器上添加了两根反馈线，即S=JQ,R=KQ’，就构成了JK触发器。本题答案：【错误】8、【判断题】这是一个上升沿触发的D触发器，即CLK下降沿到来时刻，D是什么，Q就变成什么。本题答案：【错误】9、【判断题】下面的状态转换图，是D触发器的状态转换图。本题答案：【错误】10、【判断题】下图的状态转换图，是T‘触发器状态转换图。本题答案：【错误】5.8-5.12节小测验1、【单选题】存储容量为8K*8的ROM，有（）根地址线。本题答案：【13】2、【单选题】两片存储容量为32K*8的EPROM，进行位扩展后其存储容量为()。本题答案：【32K*16】3、【单选题】N个触发器可以构成能寄存（）位二进制数码的寄存器。本题答案：【N】4、【单选题】利用MOS管栅极电容对电荷的暂存作用存储信息的为()RAM。本题答案：【动态】5、【单选题】两片存储容量为32K*8的EPROM，进行字扩展后其存储容量为()。本题答案：【64K*8】6、【判断题】一个容量为16384的ROM，每个字8位，则它有12条地址线。本题答案：【错误】7、【判断题】静态存储器在读/写的同时需要进行数据刷新，动态存储器则不存在刷新问题。本题答案：【错误】8、【判断题】半导体存储器按存取功能分有静态存储器和动态存储器2种。本题答案：【错误】9、【判断题】用16x4的ROM实现函数可以实现4变量的函数4个。本题答案：【正确】10、【判断题】只读存储器ROM在运行时具有可读可写功能。本题答案：【错误】第五章章测试1、【单选题】下图中的D触发器，接成了（）种功能的触发器。本题答案：【T触发器】2、【单选题】下图中的状态转换图，()是D触发器状态转换图。本题答案：【】3、【单选题】下图中的状态转换图，()个是T触发器状态转换图。本题答案：【】4、【单选题】如图所示三个触发器，相同点是（）。本题答案：【功能相同】5、【单选题】下图是用16x4的ROM实现函数，A、B、C、D为函数的输入端，Y1、Y2、Y3、Y4为函数的输出端，试选择函数Y1的输入、输出表达式。本题答案：【Y1=A'BC+A'B'C】6、【多选题】如图所示用4片RAM2114进行了存储器扩展，请回答，一片RAM2114的容量是1024X4位，扩展后的容量是（）为，用了（）扩展连接方式。本题答案：【字扩展和位扩展#2048X8】7、【判断题】16x4的ROM只可以实现1个4变量的函数。本题答案：【错误】8、【判断题】2片RAM2114（容量为1024x4）进行了存储器位扩展后，整个存储器的容量为1024x8。本题答案：【正确】9、【判断题】如图所示三个触发器，相同点是功能相同。本题答案：【错误】10、【判断题】下图函数的真值表可以用16x4的ROM实现，A、B、C、D接ROM的地址输入端，Y1、Y2、Y3、Y4接ROM的数据输出端。本题答案：【正确】第六章作业6.1-6.6节小测验1、【单选题】下面不是时序逻辑电路的功能描述方法的是（）。本题答案：【真值表】2、【单选题】下面关于时序电路功能描述中的方程组的描述错误的是（）。本题答案：【状态方程：现态输出的逻辑表达式。】3、【单选题】下图时序逻辑电路中FF1的驱动方程（）。本题答案：【J=(Q3Q2)'K=1】4、【单选题】下图时序逻辑电路中FF2的状态方程（）。本题答案：【Q2*=Q1Q2'+Q3'Q1'Q2】5、【单选题】下图时序逻辑电路，FF1的状态方程为（）。本题答案：【Q1*=(Q2Q3)'Q1'】6、【判断题】描述时序逻辑电路功能有多种方法，它们在本质上是相同的，即从不同侧面突出了时序逻辑电路的特点，但它们之间不可以互相转换。本题答案：【错误】7、【判断题】时序逻辑电路按动作特点可分为：同步时序电路和异步时序电路。本题答案：【正确】8、【判断题】同步时序电路是指所有触发器状态的变化都是在同一时钟信号操作下同时发生。异步时序电路是指各触发器不是在同一时钟作用下同时翻转。本题答案：【正确】9、【判断题】时序逻辑电路按输出特点可分为米利型和穆尔型。米利型：输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。穆尔型：输出仅决定于存储电路的状态，与电路当前的输入无关。本题答案：【正确】10、【判断题】时序逻辑电路中必须有时钟输入信号，可以没有其他输入信号。本题答案：【正确】6.7-6.121、【单选题】如图所示，用一片74160搭成6进制计数器，请问采用的是下面的（）方法。本题答案：【置最小数法】2、【单选题】使用N进制计数器芯片设计M进制计数器，MN时，下面关于置零法设计任意进制计数器的几种说法，错误的是（）。本题答案：【答案有N种。】3、【单选题】现有1片74LS161，想用置数法设计5进制计数器，答案有()种。本题答案：【16】4、【单选题】有1片74LS161，想用置零法设计5进制计数器，答案有()种。本题答案：【1】5、【单选题】如图所示，用两片74160，采用串行进位法级联，搭成了（）进制计数器。本题答案：【100】6、【判断题】时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。本题答案：【错误】7、【判断题】计数器除了能对输入脉冲进行计数，还能作为分频器用。本题答案：【正确】8、【判断题】利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态只是短暂的过渡状态，不能稳定而是立刻变为0状态。本题答案：【正确】9、【判断题】有1片74LS161，想设计5进制计数器，可以用置零法、置数法。其中置零法更可靠。本题答案：【错误】10、【判断题】多片74LS161，想设计50进制计数器，芯片级联方法有串行进位和并行进位法，其中并行进位法更经济可靠。本题答案：【正确】第六章章测验1、【单选题】下图时序逻辑电路中FF2的驱动方程是（）。本题答案：【J=Q1K=(Q'1Q'3)'】2、【单选题】下面程序实现了上升沿触发的D触发器的功能，请在括号处将程序补充完整。（）moduleDFFl(ClK,D,Q);outputQ;inputClK,D;（）；always@(posedgeClK)Q=D;endmodule本题答案：【regQ】3、【单选题】如图所示，由161和151构成的序列信号发生器，产生的序列是00010111，在此电路中使用161计数器的Q2Q1Q0实现了（）进制计数。本题答案：【8】4、【单选题】下图中两片74160级联，请问右边一片74160的输出RCO对左边的输入信号clk的来说完成的是（）进制计数器。本题答案：【100】5、【单选题】请问下图中两片74160的级联方式是（）。本题答案：【并行进位级联】6、【判断题】用中规模芯片设计任意进制计数器时，同步置零和异步置零会差一个状态。本题答案：【正确】7、【判断题】把触发器的驱动方程代入特性方程得其状态方程。本题答案：【正确】8、【判断题】构成时序电路的触发器如有n个，则该电路就有2?个状态，凡是被利用了的状态就叫有效状态，没有被用到的状态就叫无效状态。有效状态构成的循环叫有效循环。本题答案：【正确】9、【判断题】所谓时序电路的自启动是指电路通电后，经过一个或多个时钟后能够自动进入到有效循环。本题答案：【正确】10、【判断题】若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用10个触发器。本题答案：【错误】6.13-6.181、【单选题】一时序电路的状态转换图如图所示，该电路的有效状态有（）个。本题答案：【7】2、【单选题】下面是简单4位二进制计数器程序，修改第（）行可以改为8位二进制计数器？1moduleCnt4(ClK,Q)；2output[3:0]Q;3inputClK;4reg[3:0]Q1;5always@(posedgeClK)6Q1=Q1+1;7assignQ=Q1;8endmodule本题答案：【2和4】3、【单选题】下面程序是简单4位二进制加法计数器，修改第（）行可以改为4位二进制减法计数器？1moduleCnt4(ClK,Q)；2output[3:0]Q;3inputClK;4reg[3:0]Q1;5always@(posedgeClK)6Q1=Q1+1;7assignQ=Q1;8endmodule本题答案：【6】4、【单选题】如图所示，由161和151构成的序列信号发生器，每次工作前，161都先清零，请问产生的序列是（）。本题答案：【00010111】5、【单选题】如图所示，由移位寄存器和反馈电路构成的序列信号发生器，请问反馈逻辑的表达式（）。本题答案：【D0=Q2Q′1Q0+Q′2Q1+Q′2Q′0】6、【判断题】一个状态转换图中，如果有S1、S2两个状态在同样的输入下有同样的输出，并且新转换的次态也一样，则这两个状态可以简化为1个状态。本题答案：【正确】7、【判断题】两片16进制中规模集成电路计数器级联后，最大计数容量为256。本题答案：【正确】8、【判断题】3位二进制计数器，最多能构成模值为6的计数器。本题答案：【错误】9、【判断题】一个十进制加法计数器需要由十个JK触发器组成。本题答案：【错误】10、【判断题】一时序电路的状态转换图如图所示，该电路不能自起动。本题答案：【错误】第七章作业7.5-7.8节小测验1、【单选题】555定时器，当5脚悬空或接小电容时，6脚、2脚的比较电压分别是2/3Vcc，1/3Vcc。如果5脚外接电压为Vc,则下面选项正确的是（）。本题答案：【6脚比较电压是Vc、2脚比较电压是1/2Vc】2、【单选题】请选择555定时器在什么情况下3脚、7脚状态一致？本题答案：【7脚外接上拉电阻】3、【单选题】如图所示，555定时器接成了（）。本题答案：【多谐振荡电路】4、【单选题】如图所示，555定时器接成了（）发电路。本题答案：【施密特触发电路】5、【单选题】555定时器5脚悬空，当6脚TH端、2脚TR端的电平分别大于2Vcc/3和Vcc/3时定时器的输出状态是()。本题答案：【0】6、【判断题】555定时器的7脚接上拉电阻R1后，就和3脚状态一致了。本题答案：【正确】7、【判断题】单稳态电路的暂稳态维持时间用tW表示，与电路中参数RC成正比。（）本题答案：【正确】8、【判断题】555定时器搭成多谐振荡器，常用的是2图中下方的图的接法。本题答案：【正确】9、【判断题】施密特触发电路具有滞回现象，描述参数为回差电压。本题答案：【正确】10、【判断题】555定时器可以搭成任意频率的多谐振荡电路。本题答案：【错误】7.1-7.4节小测验1、【单选题】施密特触发电路的传输特性有同相输出和反相输出两种，反相的意思是指（）。本题答案：【低电平时，高电平；高电平时，低电平。】2、【单选题】单稳态触发电路在实际中有很多的应用，比如整形、延时、定时等等。下图电路的作用是（）。本题答案：【消除噪声】3、【单选题】多谐振荡电路是指不需要输入信号，电路一通电就可以输出一定频率、一定幅值的（）信号。本题答案：【矩形波】4、【单选题】关于单稳态触发电路的状态，下面叙述正确的是()。本题答案：【一个稳定状态，一个暂稳状态】5、【单选题】欲将不规则的输入波形变换为相同幅度和相同宽度的矩形脉冲，应选择()。本题答案：【施密特触发电路】6、【判断题】石英晶体多谐振荡电路的振荡频率与电路中的R、C成正比。本题答案：【错误】7、【判断题】施密特触发电路的正向阈值电压一定大于负向阈值电压。本题答案：【正确】8、【判断题】单稳态触发电路是指电路输出只有一个稳定状态，当触发信号到来时，变到暂稳态，暂稳态一段时间t后自动回到稳态，但暂稳态时间t我们不能设定。本题答案：【错误】9、【判断题】施密特触发电路的传输特性有同相输出和反相输出两种。下图是同相输出。本题答案：【错误】10、【判断题】采用不可重触发单稳态触发电路时，若触发电路进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。本题答案：【错误】第八章作业8.7-8.10节小测验1、【单选题】为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fi(max)的关系是()。本题答案：【fs≥2fi(max)】2、【单选题】将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为()。本题答案：【量化】3、【单选题】下面不是D/A转换器产生转换误差的原因有（）。本题答案：【运算放大器的放大倍数不稳】4、【单选题】有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1100时，输出电压为（）V。本题答案：【8】5、【单选题】速度最快的A/D转换器是（）电路。本题答案：【并联比较型】6、【判断题】采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。本题答案：【正确】7、【判断题】双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。本题答案：【正确】8、【判断题】A/D转换过程中，必然会出现量化误差。本题答案：【正确】9、【判断题】A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。本题答案：【错误】10、【判断题】一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。本题答案：【正确】8.1-8.6节小测验1、【单选题】下列A/D转换器中转换速度最慢的是()。本题答案：【双积分型A/D转换器】2、【单选题】一个无符号的4位权电阻型DAC，最低位处的电阻为40KΩ，则最高位处电阻为()KΩ。本题答案：【5】3、【单选题】同模拟信号相比，数字信号的特点是它的()性。一个数字信号只有()种取值，分别表示为()和（）。本题答案：【离散性,2,0,1】4、【单选题】n位D/A转换器的分辨率可表示为（）。本题答案：【】5、【单选题】4位倒T型电阻网络DAC的电阻网络的电阻取值有（）种。本题答案：【2】6、【判断题】权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。本题答案：【错误】7、【判断题】D/A转换器的位数越少，转换精度越高。本题答案：【错误】8、【判断题】D/A转换器是将模拟量转换成数字量。本题答案：【错误】9、【判断题】D/A转换器的最大输出电压的绝对值可达到基准电压VREF。本题答案：【错误】10、【判断题】D/A转换器是由采样保持、量化编码构成。本题答案：【错误】2021秋数字电子技术基础期末考试（线上）1、【单选题】函数F的卡诺图如图所示，F的最简与或式为（）。本题答案：【F=B+A'D+AC】2、【单选题】一个时序逻辑电路中一定包含（）。本题答案：【存储电路】3、【单选题】十进制数（-110）对应的8位二进制补码是()。本题答案：【10010010】4、【单选题】利用移位寄存器设计一个“1010111001”串行序列发生器，至少需要（）个触发器。本题答案：【4】5、【单选题】要构成8192×16位的RAM，需要几片1024×2位的RAM。本题答案：【64】6、【单选题】为一个有103个按键的键盘设计一个配套的二进制编码器，该编码器的输出端子至少应有（)个。本题答案：【7】7、【单选题】下面两个卡诺图的化简结果（）。本题答案：【都是最简】8、【单选题】奇偶校验电路是一种校验代码传输正确性的电路。奇校验电路是当输入有奇数个1时，输出为1；偶校验电路是当输入有偶数个1时输出为0。奇偶校验只能检查一位错误，且没有纠错的能力。则4位二进制数的奇校验真值表是（）。本题答案：【】9、【单选题】下图用74LS138实现逻辑函数，函数Z1的表达式为（）。本题答案：【m3+m4+m5+m6】10、【单选题】下图由四选一数据选择器实现函数，其逻辑表达式为（）。本题答案：【Z=R′A′G'+R'AG+RA'G+RAG'+RAG】11、【单选题】下图时序逻辑电路中FF3的状态方程（）。本题答案：【】12、【单选题】下面是一计数器的VerilogHDL程序，计数器的模（）。modulecnt4(CLK,Q)；output[3:0]Q;inputCLK;reg[3:0]Q1;always@(posedgeCLK)Q1=Q1+1;assignQ=Q1;endmodule本题答案：【16】13、【单选题】如下是七段数码管显示译码器的VerilogHDL程序，试分析程序并完成填空()。moduledecode47(a,b,c,d,e,f,g,D3,D2,D1,D0);outputa,b,c,d,e,f,g;inputD3,D2,D1,D0;rega,b,c,d,e,f,g;always@(D3orD2orD1orD0)begincase({D3,D2,D1,D0})4'd0:{a,b,c,d,e,f,g}=7'b1111110;4'd1:{a,b,c,d,e,f,g}=（）;4'd2:{a,b,c,d,e,f,g}=7'b1101101;4'd3:{a,b,c,d,e,f,g}=7'b1111001;4'd4:{a,b,c,d,e,f,g}=7'b0110011;4'd5:{a,b,c,d,e,f,g}=7'b1011011;4'd6:{a,b,c,d,e,f,g}=7'b1011111;4'd7:{a,b,c,d,e,f,g}=7'b1110000;4'd8:{a,b,c,d,e,f,g}=7'b1111111;4'd9:{a,b,c,d,e,f,g}=7'b1111011;default:{a,b,c,d,e,f,g}=7'bx;endcaseendendmodule本题答案：【7'b0110000】14、【单选题】下面程序描述上升沿触发的D触发器，请将程序补充完整。moduleDFFl(CLK,D,Q);outputQ;inputCLK,D;regQ;()@(posedgeCLK)Q=D;Endmodule本题答案：【always】15、【单选题】下图是用16x4的ROM实现的函数，A、B、C、D为函数的输入端，Y1、Y2、Y3、Y4为函数的输出端，试选择函数Y4的输入、输出表达式。（）本题答案：【A'B'CD'+ABCD】16、【单选题】下图时序逻辑电路中，设初态:Q3Q2Q1=000，1个时钟后Q3Q2Q1的状态为（）。本题答案：【001】17、【单选题】多谐振荡器可产生矩形脉冲，下列关于多谐振荡器说法正确的是（）。本题答案：【多谐振荡器有两个暂稳态】18、【单选题】下列电路中属于时序逻辑电路的是（）。本题答案：【计数器】19、【单选题】在某些情况下，会使组合逻辑电路产生竞争与冒险，这是由于信号的（）造成的。本题答案：【延迟】20、【单选题】下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路（）。本题答案：【D触发器】21、【多选题】已知逻辑函数的真值表如下表所示，请选择F的表达式为（）。本题答案：【F=A’B’C’+A’BC+AB’C+ABC’#F=∑m(0,3,5,6)】22、【多选题】如图所示8选1数据选择器电路。当选择输入端S2S1S0的地址为（）时，输出端Y的输出为0。本题答案：【110#100#001】23、【多选题】下列表达式中存在竞争冒险的有（）。本题答案