【MOOC】数字电路01密码的奥秘-武汉理工大学 中国大学慕课MOOC答案

【MOOC】数字电路01密码的奥秘-武汉理工大学中国大学慕课MOOC答案1.1绪论1、【单选题】有连续值的量是本题答案：【模拟量】2、【单选题】数字电路的数据传送是指一组可以用来传递某种信息的位，这里位的含义是本题答案：【一个1或者一个0】3、【单选题】脉冲前沿位于幅度10%到90%之间的时间间隔是本题答案：【上升时间】4、【单选题】在一个给定的波形中，每隔10ms出现一个脉冲，则频率为本题答案：【100Hz】5、【单选题】在一个给定的数字波形中，其周期为脉冲宽度的两倍，则占空比为本题答案：【50%】6、【单选题】数字系统的工作频率为100kHz，串行传送8个位所需要的时间是本题答案：【】7、【多选题】数字数据与模拟数据相比的优点是本题答案：【在处理和传输时更可靠#数字量比模拟量更易保存#数字量抗干扰能力较强】8、【多选题】在下面选项中，属于模拟量的有本题答案：【自然界中的温度#自然界中的压力#汽车行驶产生的位移量】9、【判断题】1代表低电压，0代表高电压，这称为正逻辑本题答案：【错误】10、【判断题】0代表低电压，1代表高电压，这称为正逻辑本题答案：【正确】1.2~1.3数制与数码小测验1、【单选题】二进制数10011.101对应的十进制数是本题答案：【19.625】2、【单选题】二进制数10011.101对应的八进制数是本题答案：【23.5】3、【单选题】二进制数10011.101对应的十六进制数是本题答案：【13.A】4、【单选题】八进制数62.3对应的二进制数是本题答案：【110010.011】5、【单选题】八进制数62.3对应的十进制数是本题答案：【50.375】6、【单选题】八进制数62.3对应的十六进制数是本题答案：【32.6】7、【单选题】十进制数32.75对应的二进制数是本题答案：【100000.11】8、【单选题】十进制数32.75对应的八进制数是本题答案：【40.6】9、【单选题】十进制数32.75对应的十六进制数是本题答案：【20.C】10、【单选题】十六进制数2B.C对应的二进制数是本题答案：【101011.11】11、【单选题】十六进制数2B.C对应的八进制数是本题答案：【53.6】12、【单选题】十六进制数2B.C对应的十进制数是本题答案：【43.75】13、【多选题】下列四位码中，可能是8421BCD码的有本题答案：【1001#0110】14、【多选题】比二进制数11001.11大的有本题答案：【十六进制数20.1#八进制数31.7#十进制数30.1】15、【多选题】下列说法中错误的有本题答案：【二进制数第i位的位权为#八进制数第i位的位权为】16、【多选题】六位二进制数可转换为本题答案：【两位八进制数#两位十六进制数】17、【多选题】下列命题中正确的有本题答案：【二进制数的四则运算都可以转换为加法运算#一位八进制数可变换为三位二进制数#四位二进制数可变换为一位十六进制数】18、【多选题】十进制数转换为n进制数时本题答案：【整数部分除n取余#小数部分乘n取整】19、【判断题】5421BCD码是有权码本题答案：【正确】20、【判断题】十进制数10的8421BCD码是1010本题答案：【错误】21、【判断题】十进制数83至少需要8位二进制数表示本题答案：【错误】22、【判断题】十位码一定不是8421BCD码本题答案：【正确】23、【判断题】八进制数32.24保留一位小数，应为32.2本题答案：【错误】24、【判断题】十六进制数13.57保留一位小数，应为13.6本题答案：【错误】2.1逻辑代数的基本运算小测验1、【单选题】具备“有0出0，全1为1”运算规律的是本题答案：【与运算】2、【单选题】本题答案：【Y=(A+B)C】3、【多选题】基本逻辑运算有本题答案：【与运算#或运算#非运算】2.1逻辑代数的基本运算小测验1、【单选题】当反相器的输入为高电平1时，输出是本题答案：【低电平或者0】2、【单选题】反相器执行的运算称为本题答案：【求反码或者反相】3、【单选题】与门的输入为A、B、C，输出何时为1（高电平）。本题答案：【A=1，B=1,C=1】4、【单选题】或门的输入为A、B、C，输出何时为1（高电平）。本题答案：【A=1，B=1，C=1】5、【单选题】一个正向脉冲应用与反相器。从输入前沿到输出前沿的时间间隔是7ns。这个参数是本题答案：【传播延迟】6、【多选题】一个三输入A、B、C与门，若输出为0，可能的输入为本题答案：【A=1，B=1，C=0#A=0，B=0，C=1#A=0，B=0，C=0】7、【多选题】一个三输入A、B、C或门，若输出为1，可能的输入为本题答案：【A=1，B=1，C=1#A=1，B=1，C=0#A=0，B=0，C=1】8、【多选题】逻辑问题的描述方法有本题答案：【真值表#逻辑表达式#逻辑图#波形图】9、【判断题】逻辑代数的基本运算有：与、或、非、与非、或非、异或、同或、与或非本题答案：【错误】10、【判断题】在逻辑代数中当A=1，B=1，C=1，D=1，E=1时，逻辑表示式F=（A+B+C）（D+E）+ABC，其值为7本题答案：【错误】11、【判断题】逻辑函数的表示方法真值表和逻辑表达式是等价的可以相互转换本题答案：【正确】12、【判断题】逻辑函数的表示方法真值表和逻辑图是等价的可以相互转换本题答案：【正确】13、【判断题】逻辑函数的表示方法真值表和波形图是等价的可以相互转换本题答案：【正确】14、【填空题】在逻辑代数中当A=1，B=1，C=0，D=1，E=1时，逻辑表示式F=（A+B+C）（D+E）其值为本题答案：【1】15、【填空题】在逻辑代数中当A=1，B=1，C=0，D=1，E=1时，逻辑表示式F=（A+B+C）（D+E）+DE，其值为本题答案：【1】16、【填空题】在逻辑代数中当A=1，B=1，C=1，D=1，E=1时，逻辑表示式F=（A+B+C）（D+E）+ABC，其值为本题答案：【1】2.2逻辑复合运算小测验1、【单选题】下列运算中不是基本逻辑运算的是本题答案：【异或运算】2、【单选题】能够实现“有0出1，全1为0”规律的运算是本题答案：【与非运算】3、【单选题】能够实现“两数相等时为1”的运算是本题答案：【同或运算】4、【单选题】本题答案：【】5、【单选题】本题答案：【X】6、【单选题】本题答案：【X】7、【单选题】本题答案：【X】8、【单选题】本题答案：【】9、【单选题】连续2017个逻辑1相异或等于？本题答案：【1】10、【单选题】八位信号10110010的偶校验码为本题答案：【0】11、【多选题】常用的复合逻辑运算有本题答案：【与非运算#或非运算#异或运算】12、【多选题】下列命题中，正确的有本题答案：【非运算的优先级最高#与运算的优先级高于异或运算】13、【多选题】下列运算中，能够实现的有本题答案：【##】14、【多选题】本题答案：【Y=ABC#Y=A+B+C#Y=AB+C】15、【多选题】逻辑函数的常用表示方法有本题答案：【真值表#表达式#逻辑图】16、【判断题】是与非运算本题答案：【错误】17、【判断题】本题答案：【正确】18、【判断题】本题答案：【正确】2.3逻辑代数的基本定律和基本规则1、【单选题】满足定律的形式。本题答案：【吸收律】2、【单选题】“0换成1,1换成0，与换成或，或换成与，变量不变”是规则的口诀。本题答案：【对偶规则】3、【单选题】“0换成1,1换成0，与换成或，或换成与，原变量换成反变量，反变量换成原变量”是规则的口诀。本题答案：【反演规则】4、【单选题】A、B互补的充要条件是本题答案：【A+B=1,且AB=0】5、【多选题】A和B互补的充分必要条件是本题答案：【AB=0#A+B=1】6、【多选题】利用反演规则求反函数时，应注意本题答案：【不能改变原函数的运算顺序#多个变量之上的非号位置不变】7、【多选题】下列说法正确的有本题答案：【异或运算既满足交换律，也满足结合律#和XY不是互补的。】8、【多选题】本题答案：【##】9、【多选题】下列说法中正确的有本题答案：【若对偶式成立，则原等式成立。#若反演式成立，则原等式成立。】10、【判断题】若AB=A,则B一定等于1。本题答案：【错误】11、【判断题】若A+B=A,则B一定为0本题答案：【错误】12、【判断题】异或运算满足结合律，即本题答案：【正确】13、【判断题】命题是正确的。本题答案：【正确】2.4逻辑函数的代数变换小测验1、【单选题】实现至少需使用个两输入与非门。本题答案：【4】2、【单选题】实现至少需使用个两输入或非门。本题答案：【5】3、【多选题】逻辑函数常用的表达形式有本题答案：【与或式#或与式#与非-与非式#或非-或非式】4、【多选题】逻辑函数代数变换时，常用的公式有本题答案：【交换律#吸收律#还原律#反演律】5、【判断题】命题正确吗？本题答案：【错误】2.5代数化简法小测验1、【单选题】可以化简为本题答案：【】2、【单选题】化简时配比较方便。本题答案：【A】3、【单选题】可以化简为本题答案：【】4、【单选题】可以化简为本题答案：【1】5、【多选题】逻辑函数表达式的表达形式有本题答案：【与或式#或与式#与非-与非式#与或非式】6、【多选题】最简与或式的特点有本题答案：【与项的个数最少#每一个与项的“乘积因子”最少】7、【多选题】利用吸收律公式化简的方法有本题答案：【吸收法#消去法】8、【多选题】同一逻辑函数的描述方式中不唯一的有本题答案：【表达式#逻辑图】9、【判断题】表达式是与或式。本题答案：【错误】10、【判断题】表达式是最简与或式。本题答案：【错误】11、【判断题】同一逻辑函数的最简与或式可能不止一个。本题答案：【正确】12、【判断题】最简与或式对应的逻辑图不一定结构最简单。本题答案：【正确】2.6最小项小测验1、【单选题】6变量逻辑函数的最小项有个本题答案：【64】2、【单选题】L（A,C,B,D）的最小项,应简记为本题答案：【m3】3、【单选题】L(C,A,B)的最小项m6是本题答案：【】4、【单选题】下列数量的最小项，有可能合并成一项的是本题答案：【4】5、【多选题】不是L（A,B,C,D）的最小项本题答案：【#】6、【多选题】下列说法中正确的有本题答案：【同一逻辑函数的任意3个最小项相与一定为0#任意两个最小项相或时，不一定可以化简】7、【多选题】与四变量逻辑函数的m8逻辑相邻的有本题答案：【m0#m9】8、【判断题】命题“逻辑函数的最小项表达式是唯一的。”是错误的。本题答案：【错误】9、【判断题】四变量逻辑函数的m15和m11是逻辑相邻的。本题答案：【正确】10、【判断题】三变量逻辑函数的m3和m4是逻辑相邻的。本题答案：【错误】11、【判断题】三变量逻辑函数的m3和m7是逻辑相邻的。本题答案：【正确】12、【判断题】四变量逻辑函数的m8和m10是逻辑相邻的。本题答案：【正确】13、【判断题】四变量逻辑函数的m10和m2是逻辑不相邻的。本题答案：【错误】2.7卡诺图的结构及其填图方法小测验1、【单选题】三变量逻辑函数的卡诺图有格本题答案：【8】2、【单选题】逻辑函数L（D,B,A,C）的变量A在其卡诺图的什么位置本题答案：【右边两列】3、【单选题】逻辑函数L（D,B,A,C）的变量在其卡诺图的什么位置本题答案：【两边两列】4、【单选题】某逻辑函数的最小项表达式有7项，则其卡诺图中有个1本题答案：【7】5、【单选题】四变量逻辑函数的最小项表达式有7项，则其反函数的卡诺图中有个1。本题答案：【9】6、【单选题】四变量逻辑函数的m13对应卡诺图中的哪一格本题答案：【第三行第二列】7、【多选题】卡诺图可以根据直接填图。本题答案：【真值表#与或表达式#最小项表达式】8、【多选题】四变量卡诺图中与m7逻辑相邻的格子有H、第四行第一列本题答案：【第一行第三列#第二行第二列#第二行第四列#第三行第三列】9、【多选题】在四变量逻辑函数的卡诺图中，与m13和m15都逻辑相邻的格子有本题答案：【第二行的第二列和第三列#第三行的第一列和第四列#第四行的第二列和第三列】10、【多选题】四变量逻辑函数的卡诺图中，与m0和m2都逻辑相邻的格子有本题答案：【第一行的中间两列#第四行的两边两列#第二行的两边两列】11、【判断题】n变量逻辑函数的卡诺图有n格本题答案：【错误】12、【判断题】卡诺图的两边两列是逻辑相邻的。本题答案：【正确】13、【判断题】逻辑函数的真值表输出栏中有6个1，则其卡诺图中填1的方格有个本题答案：【错误】14、【判断题】逻辑函数的最简与或式有3项，则其卡诺图中有3个1。本题答案：【错误】15、【判断题】逻辑函数的最简与或式有3项，则其卡诺图中有个1。本题答案：【错误】2.8卡诺图化简法小测验1、【单选题】有可能合并化简的情况是本题答案：【4个小方格】2、【单选题】L（A,B,C,D）的对应其卡诺图中的本题答案：【第二行】3、【单选题】L（A,B,C,D）的对应其卡诺图中的本题答案：【第四列】4、【单选题】卡诺图中的每一个圈用一个表达本题答案：【与项】5、【单选题】卡诺图中的圈之间应本题答案：【相或】6、【多选题】下列说法中错误的是本题答案：【卡诺图中的1不能重复被圈#9个1构成的正方形可以作圈化简#四个1构成的L字形可以作圈化简#6个1构成的长方形可以作圈化简】7、【多选题】某4变量的逻辑函数的最简与或式有3个与项，则说明本题答案：【其卡诺图中只有3个圈#卡诺图中至少有两个0】8、【多选题】某卡诺图中有4个圈，其中某个圈被化简为3个变量相与，则说明本题答案：【这个卡诺图最少有16格#这个圈最少由2个1构成】9、【多选题】卡诺图化简时，应使得本题答案：【圈尽可能大#圈的总数尽可能少】10、【判断题】卡诺图化简时，圈作得越小，化简的结果越简单本题答案：【错误】11、【判断题】卡诺图化简时，圈作得越少，化简的结果越简单本题答案：【正确】12、【判断题】在逻辑函数的卡诺图中圈0，可得其对偶式。本题答案：【错误】13、【判断题】在逻辑函数的卡诺图中圈0，可得其反函数。本题答案：【正确】14、【判断题】四个为1的方格一定可以合并化简。本题答案：【错误】15、【判断题】卡诺图中所作的圈之间是相与关系。本题答案：【错误】2.9无关项小测验1、【单选题】化简时，能够作出更大的圈时，无关项应看作本题答案：【1】2、【单选题】化简时，能够少作圈时，无关项应看作本题答案：【两者皆可】3、【单选题】约束方程在卡诺图中应填本题答案：【×】4、【单选题】的卡诺图中有个无关项本题答案：【4】5、【单选题】的卡诺图中，应作个圈化简本题答案：【2】6、【单选题】化简时，有个无关项看作1本题答案：【3】7、【多选题】下列表达式中错误的有本题答案：【#】8、【多选题】下列说法中，正确的有本题答案：【某一个圈只有自己独有的×时，这个圈可以删除。#由四个×构成的正方形不能作圈#既有0，也有1，还有×构成的矩形不能作圈化简。】9、【多选题】下列说法中正确的有本题答案：【卡诺图中×的个数与真值表中×的行数一致。#卡诺图中的×看作1且能够作圈时，得到的与项更短】10、【多选题】化简时，下列说法中正确的有本题答案：【只有3个无关项看作1#最大的圈包含4格#最小的圈包含2格】11、【判断题】所有逻辑命题一定具有无关项。本题答案：【错误】12、【判断题】无关项在真值表中可以用×表达本题答案：【正确】13、【判断题】无关项在卡诺图中可以省略不填本题答案：【错误】14、【判断题】无关项在卡诺图中既可以看作1也可以看作0本题答案：【正确】3.1分立元件门电路小测验1、【单选题】图中所示电路的功能是（）。本题答案：【其他答案都不正确】2、【单选题】图中所示电路的功能是（）。本题答案：【】3、【单选题】假设图中各元件参数满足三极管非线性工作的条件，则电路输出的表达式为（）。本题答案：【】4、【单选题】假设图中各元件参数满足三极管非线性工作的条件，则电路输出的表达式为（）。本题答案：【】5、【单选题】图中电路的输出Y的表达式为（）。本题答案：【】6、【单选题】图中电路的输出Y的表达式为（）。本题答案：【】7、【单选题】图中电路的输出Y的表达式为（）。本题答案：【】8、【单选题】下列说法不正确的是（）。本题答案：【分立元件构成的门电路可以直接驱动各类负载】9、【单选题】假设图中各元件参数满足三极管非线性工作的条件。关于图中的电路，不正确的说法是（）。本题答案：【当A=0V，不论接什么样的负载，输出总是高电平。】10、【多选题】在数字电路中，三极管主要工作在（）。本题答案：【截止区#饱和区#非线性区】11、【多选题】下列说法不正确的是（）。本题答案：【分立元件构成的门电路比集成门电路更可靠。#对于分立元件构成的门电路，其输出的高电平与负载无关。】12、【多选题】假设图中各元件参数满足三极管非线性工作的条件，PN结的导通压降为0.7V。关于该电路的正确表述有（）。本题答案：【当A输入为5V时，输出为低电平。#当A输入为1V时，输出为高电平。#当A输入为0V时，输出为高电平。】13、【多选题】对于图中所示的电路，下列说法正确的是（）。本题答案：【如果输入A=3V，三极管不一定饱和导通#如果输入A=3V，三极管可能工作在放大状态】14、【判断题】二极管具有正向导通、反向截止的性质。本题答案：【正确】15、【判断题】分立元件构成的门电路，其输出的高电平与电源电压无关。本题答案：【错误】16、【判断题】分立元件构成的门电路，其输出的低电平始终是0V。本题答案：【错误】17、【判断题】二极管构成的二输入端与门，可以增加一个同样结构的二极管变成三输入端的与门。本题答案：【正确】18、【判断题】将一个二极管构成的或门和一个三极管非门进行串接，可以得到或非门。本题答案：【正确】3.2CMOS门电路小测验1、【单选题】下图中输出Y的表达式为（）。本题答案：【与非】2、【单选题】下图中输出Y的表达式为（）。本题答案：【或非】3、【单选题】CMOS电路功耗低主要是因为（）。本题答案：【静态电流小】4、【单选题】正逻辑的异或，转换为负逻辑后变成了（）。本题答案：【同或】5、【单选题】已知某逻辑门的参数为IOH=1mA，IOL=20mA，IIH=20uA，IIL=1.5mA，它能驱动的同类门个数最大为（）本题答案：【13】6、【单选题】图中电路的输出为（）本题答案：【与非】7、【单选题】图中电路的输出为（）本题答案：【或非】8、【单选题】图中电路的输出为（）本题答案：【】9、【单选题】图中电路的输出为（）本题答案：【同或】10、【多选题】CMOS逻辑门的优点有（）。本题答案：【功耗低#抗干扰性强#集成方便#噪声容限电压大】11、【多选题】在数字电路中，MOS管主要工作在（）。本题答案：【截止区#可变电阻区】12、【多选题】对于图中的电路，说法正确的是（）。本题答案：【T是增强型NMOS管#当Vi=0V时，T截止】13、【多选题】对图中所示电路，假设VDD=5V，VTN=2V,VTP=?2V。下列描述正确的有（）。本题答案：【当A=0V时，Y≈5V#当A=5V时，Y≈0V#当A=0V时，T1截止，T2导通#当A=5V时，T2截止，T1导通】14、【多选题】下列有关正负逻辑的描述中，正确的有：本题答案：【高电平用逻辑1、低电平用逻辑0表示是正逻辑#高电平用逻辑0、低电平用逻辑1表示是负逻辑#正、负逻辑可以相互转换】15、【多选题】关于门电路的扇出系数，下列说法正确是（）。本题答案：【驱动门输出高电平时，工作在拉电流负载状态#驱动门输出低电平时，工作在灌电流负载状态#驱动门的输出电平不一样，扇出系数的计算也不一样】16、【判断题】在CMOS电路中，P沟道MOS管和N沟道MOS管总是成对出现。本题答案：【正确】17、【判断题】在CMOS电路中，同一个信号控制的P沟道MOS管和N沟道MOS管，其工作状态一般都是相反的。本题答案：【正确】18、【判断题】MOS管的栅极是绝缘的，所以其输入电阻非常高。本题答案：【正确】19、【判断题】门电路的扇入系数等于它的输入端的个数。本题答案：【正确】20、【判断题】扇出系数指的是一个门电路驱动各类门电路的最大数目。本题答案：【错误】21、【判断题】正、负逻辑不涉及到逻辑电路本身的结构问题。本题答案：【正确】3.3其他形式的CMOS门电路小测验1、【单选题】下面的电路输出Y的表达式是（）。本题答案：【其他答案都不对】2、【单选题】2、下面的逻辑符号表示的是（）。本题答案：【漏极开路异或门】3、【单选题】下面的逻辑符号表示的是（）。本题答案：【三态输出缓冲电路】4、【单选题】在OD门的使用中，如果上拉电阻选得过小，会造成（）。本题答案：【器件烧坏】5、【单选题】下图的输出L的逻辑表达式为（）本题答案：【】6、【单选题】当CS=0时，下图的输出表达式为（）本题答案：【】7、【单选题】下列门电路中，可用于计算机总线连接的有（）。本题答案：【三态门】8、【单选题】三态门的使能端如果有非号，其含义是（）。本题答案：【低电平有效】9、【单选题】普通的CMOS电路输出端并联，其结果是（）本题答案：【其他答案都不对】10、【多选题】可以将输出端并联使用的门电路有（）。本题答案：【CMOS的OD门#CMOS的三态门#CMOS传输门】11、【多选题】三态门的输出可以是（）。本题答案：【高电平#低电平#高阻态】12、【多选题】OD门的作用有（）。本题答案：【实现线与#完成输出的电平转换】13、【多选题】下面关于CMOS传输门的说法中，正确的是（）。本题答案：【CMOS传输门可以传输数字信号#CMOS传输门可以传输模拟信号#CMOS传输门可以呈现高阻态】14、【多选题】关于下面的电路，正确的说法有（）。本题答案：【EN=0时，电路输出Y呈现高阻态#EN=1时，电路输出Y等于A的非】15、【多选题】关于下图的电路，说法正确的是（）。本题答案：【当6端=0时，2端与12端相连#当6端=1时，4端与12端相连】16、【判断题】将普通的CMOS门输出端并联可以实现“与”运算。本题答案：【错误】17、【判断题】将OD门的输出直接并联即可实现“线与”。本题答案：【错误】18、【判断题】在漏极开路门的使用中，上拉电阻的阻值越大越好，可以防止烧坏器件。本题答案：【错误】19、【判断题】OD门输出的高电平等于门电路的电源电压值。本题答案：【错误】20、【判断题】CMOS传输门的控制端是高电平有效的。本题答案：【错误】21、【判断题】当三态门的使能端有效时，三态门的输出呈现高阻态。本题答案：【错误】3.4TTL门电路小测验1、【单选题】TTL门的输出级一般采用推拉式输出结构，这样做的好处是（）。本题答案：【提高电路带负载的能力】2、【单选题】TTL门的电源电压一般在（）。本题答案：【4.75V～5.25V】3、【单选题】对于下图的电路，其逻辑表达式为（）。本题答案：【】4、【单选题】对于TTL门的输入级，其作用是本题答案：【提高电路工作速度】5、【单选题】门电路输出、输入的高电平（）。本题答案：【有最大值和最小值】6、【单选题】门电路输入、输出的低电平（）本题答案：【有最大值和最小值】7、【单选题】TTL三态门不能输出（）。本题答案：【低阻态】8、【单选题】输出端不能并联使用的电路有（）。本题答案：【TTL反相器】9、【单选题】下列编号中不属于TTL电路的是本题答案：【74HC系列】10、【多选题】下面关于OC门电路的说法，正确的是（）。本题答案：【和OD一样可以实现线与#输出必须接上拉电阻到电源方可正常工作#多个OC的输出可以并联】11、【多选题】TTL与非门在（）时输出为逻辑1。本题答案：【任意输入端接低于0.8V的电源#任意输入端通过200欧的电阻接地#任意输入端接地】12、【多选题】TTL或非门的输入端在（）时属于逻辑1。本题答案：【接2V的电源#通过100千欧的电阻接地#悬空】13、【多选题】如图所示的电路中，假设PN结的导通压降为0.7V。下面说法正确的有（）。本题答案：【当A悬空时，L约等于0V#当A1.4V时，L约等于0V#这是一个非门电路】14、【多选题】下列说法正确的有（）。本题答案：【驱动门的输出高电平最小值必须大于负载门的输入高电平最小值#驱动门的输出低电平最大值必须小于负载门的输入低电平最大值】15、【多选题】下列说法正确的有（）。本题答案：【TTL门电路的输入/出的高/低电平是一个范围，而不是一个固定的值#TTL门电路的功耗主要以静态功耗为主#TTL门的输出在高、低电平间转换时需要时间】16、【判断题】在TTL门电路中，输入级的BJT管采用多发射极可以实现与的功能。本题答案：【正确】17、【判断题】CMOS电路中有传输门，TTL电路也有类似的传输门。本题答案：【错误】18、【判断题】TTL非门的结构可以分为输入级、中间级和输出级三个部分。本题答案：【正确】19、【判断题】TTL门电路中的三极管一般工作在截止区或饱和区。本题答案：【正确】20、【判断题】TTL门电路较CMOS门电路而言，最大的优点就是噪声容限大。本题答案：【错误】21、【判断题】门电路的噪声容限越大，电路的抗干扰能力越强。本题答案：【正确】3.5门电路的电平转换和驱动小测验1、【单选题】当TTL门驱动CMOS门时，如不满足VOH(min)≥VIH(min)，一般采取的措施是（）。本题答案：【输出端与电源之间接一个上拉电阻】2、【单选题】下图中，与继电器线圈两端并联的二极管D的作用是（）。本题答案：【中和电感产生的反电动势】3、【单选题】下列关于光电耦合器的说法中，正确的是（）。本题答案：【可以实现输入、输出的电气隔离】4、【单选题】图中门1输出的高电平（）。本题答案：【具体由Rp的阻值决定】5、【单选题】CMOS门电路和TTL门电路混合使用时，电源电压必须（）。本题答案：【可以不相同】6、【单选题】TTL门电路的输入端悬空等于（）。本题答案：【高电平】7、【多选题】与非门的多余输入端可以（）。本题答案：【接高电平#与其他输入端并接】8、【多选题】或非门的多余输入端可以（）。本题答案：【接低电平#与其他输入端并接】9、【多选题】不同类型的门电路混合使用时需要满足的兼容性条件有（）。本题答案：【VOH(min)≥VIH(min)#VOL(max)≤VIL(max)#IOH(max)≥IIH(total)#IOL(max)≥IIL(total)】10、【多选题】当CMOS门驱动TTL门时，如果不满足IOL(max)≥IIL(total)，常用的解决办法有（）。本题答案：【多个相同功能的CMOS门并联输出#中间增加一个TTL缓冲电路】11、【多选题】可以提升TTL驱动门输出电压的方法有（）。本题答案：【输出端与电源之间加上拉电阻#驱动门采用OC门输出结构】12、【多选题】用CMOS门做输出级，若接入的负载门过多，则会出现（）。本题答案：【输出的低电平超过规定的上限#输出的高电平超过规定的下限】13、【判断题】CMOS集成电路的电源电压只能是5V左右。本题答案：【错误】14、【判断题】CMOS门电路的多余输入端可以悬空。本题答案：【错误】15、【判断题】下图的连接是正确的。本题答案：【错误】16、【判断题】下图的连接是正确的。本题答案：【正确】17、【判断题】门电路可以直接驱动各类继电器。本题答案：【错误】18、【判断题】门电路驱动发光二极管时必须接限流电阻，否则电路不能工作。本题答案：【错误】4.1组合逻辑电路的分析小测验1、【单选题】写出下图逻辑电路的输出表达式本题答案：【】2、【单选题】在下图电路中，写出P的逻辑表达式。本题答案：【】3、【单选题】分析下图电路的逻辑功能本题答案：【全加器】4、【单选题】确定下图中哪些电路的等价的？本题答案：【F2和F4】5、【单选题】分析下图电路的逻辑功能本题答案：【数值比较器】6、【多选题】写出下图逻辑电路的输出表达式本题答案：【##】7、【多选题】写出下图逻辑电路的输出表达式本题答案：【##】8、【判断题】在下图逻辑电路中，输出F由输入A、B、C三者共同决定。本题答案：【错误】9、【判断题】在下图逻辑电路中，输出F仅仅由输入A、C决定，与B无关。本题答案：【正确】10、【判断题】在下图逻辑电路中，当B=0时，输出表达式F=C本题答案：【错误】11、【判断题】在下图逻辑电路中，当B=1时，输出表达式F=C本题答案：【正确】12、【填空题】电路如图所示，分析电路功能，右侧真值表中按最小项m0~m7的顺序,输出函数F的值序列为（说明：答题时，数值之间不加空格和标点符号）。本题答案：【10101100】13、【填空题】电路如图所示，分析电路功能，右侧真值表中按最小项m0~m3的顺序,输出函数S的值序列为；（说明：答题时，数值之间不加空格和标点符号）。本题答案：【0110】14、【填空题】电路如图所示，分析电路功能，右侧真值表中按最小项m0~m3的顺序,输出函数C的值序列为；（说明：答题时，数值之间不加空格和标点符号）。本题答案：【1110】4.2组合逻辑电路的设计小测验1、【单选题】试设计一个具有控制端C的3输入、3输出的逻辑电路。当控制信号C=0时，输出状态与输入状态相反；当C=1时，输出状态与输入状态相同。指出下图中正确的电路。本题答案：【图2】2、【单选题】某厂有A2、A1、A0三个车间和两台发电机20KW和10KW的F20、F10。如果一个车间开工，启动10KW的发电机F10即可满足使用要求；如果两个车间同时开工，启动F20发电机即可满足使用要求；如果三个车间同时开工，则需要同时启动F20、F10两台发电机才能满足使用要求。为使电力负荷达到最佳匹配，其正确的供电控制电路在下面电路中。本题答案：【图1】3、【多选题】组合逻辑电路设计的最简是指本题答案：【电路所用的器件数量最少#电路所用的连线最少#电路所用的器件种类最少】4、【多选题】设计一个3输入的组合逻辑电路。当输入的二进制码小于5时，输出为0；输入大于等于5时，输出为1。下图为同学们提交的各种答案，正确的设计电路是本题答案：【F1#F3#F4】5、【多选题】试设计一个4位奇偶校验器，即当4位数中有奇数个1时，输出为0，否则输出为1。在下图电路图中，正确的电路是本题答案：【F2#F3#F4】6、【判断题】组合逻辑电路中任何时刻的输出仅取决于该时刻的输入。本题答案：【正确】7、【判断题】组合逻辑电路中任何时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。本题答案：【错误】8、【判断题】组合电路设计中可以使用小规模集成电路（各种门电路）以及各种中规模集成电路（组合逻辑部件）实现。本题答案：【正确】9、【判断题】仅由与非门构成的逻辑电路一定是组合逻辑电路本题答案：【错误】10、【填空题】组合逻辑电路设计是根据逻辑功能推导出最终的。本题答案：【逻辑电路图##%_YZPRLFH_%##逻辑图##%_YZPRLFH_%##电路图】11、【填空题】组合逻辑电路的设计是根据所需逻辑功能，进行逻辑抽象列出、推导逻辑表达式、推导其逻辑电路图。本题答案：【真值表##%_YZPRLFH_%##功能表】4.4组合逻辑电路的竞争冒险小测验1、【判断题】在组合逻辑电路中有竞争，必定会产生冒险。本题答案：【错误】2、【判断题】下面的逻辑函数有可能产生竞争冒险本题答案：【正确】3、【判断题】下面的逻辑函数有可能产生竞争冒险本题答案：【正确】4、【判断题】在输出端并联滤波电容在任何情况下都能消除组合电路竞争冒险。本题答案：【错误】5、【判断题】下面的逻辑函数有可能产生竞争冒险本题答案：【错误】6、【判断题】消除竞争冒险的方法可在消除互补项和增加乘积项中选择。本题答案：【错误】5.1编码器小测验1、【单选题】编码器的功能是本题答案：【将数值信息转换为代码输出。】2、【单选题】二进制编码器是指本题答案：【输入位，输出n位】3、【单选题】当编码器使能输入端为无效电平时，本题答案：【编码器不工作】4、【多选题】编码器的种类有本题答案：【二进制编码器#优先编码器#二——十进制编码器#键控8421BCD编码器】5、【判断题】优先编码器可以同时输入两个以上的有效信号，输出不会发生错误。本题答案：【正确】6、【判断题】普通编码器可以同时输入两个以上的有效信号，输出不会发生错误。本题答案：【错误】5.3二进制译码器小测验1、【单选题】译码器的功能是本题答案：【将代码转换为表示代码原意的数值信息。】2、【单选题】二进制译码器本题答案：【有n个输入端，有个输出端。】3、【单选题】一个组合逻辑电路的输入为、和；输出为、和；其工作波形如图所示；试用38译码器实现该组合逻辑电路，其逻辑电路图的正确答案为给出可选择的逻辑电路图如下本题答案：【图1】4、【单选题】74LS138译码器的输入三个使能端为、和，使用该芯片设计的逻辑电路如下图所示，分析该电路的功能。本题答案：【全减器】5、【多选题】二进制译码器的应用有本题答案：【存储器的地址译码器#作为逻辑函数产生器#作为数据分配器】6、【判断题】二进制译码器有2个输入端，2个输出端。本题答案：【错误】5.5非二进制译码器小测验1、【单选题】以下集成电路，二——十进制译码器的型号是本题答案：【74HC42】2、【单选题】对于七段译码器74HC4511，其灯测试输入的功能是本题答案：【当时，无论其他输入端为什么状态，所有输出a~g均为1，该输入端用于检查译码器及其显示器各段的好坏。】3、【单选题】针对多位共阴数码管显示时，对数码管控制输入端常分为段码和位码，请指出下面正确的说法本题答案：【段码指的是a~g段，高电平有效，位码指的是数码管的位置，低电平有效。】4、【判断题】共阳七段译码器是用于驱动共阳数码管，其功能是共阳七段译码器输出高电平点亮相应段码。本题答案：【错误】5.6数据选择器小测验1、【单选题】在以下集成电路中，实现双四选一的数据选择器芯片是本题答案：【74LS153】2、【单选题】图示组合逻辑电路由74LS138和74LS151组成，该电路的逻辑功能是本题答案：【3位二进制数同比较器】3、【单选题】在图示电路中，奇偶校验器功能的电路是。本题答案：【图2】4、【判断题】八选一数据选择器74LS151，无论输入端数据如何变化，输出端一直保存低电平，原因是地线断了。本题答案：【错误】5.7数值比较器小测验1、【单选题】在下列集成电路中，实现数值比较器的信号为本题答案：【74HC85】2、【单选题】图示电路的逻辑功能是本题答案：【2位二进制同比较器】5.8加法器小测验1、【单选题】用双四选一数据选择器和非门实现全减器，在下图4个电路中正确的是本题答案：【图2】2、【多选题】在下面的集成电路中，实现加法器功能的芯片有本题答案：【74HC283#74HC83】3、【判断题】由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：奇偶校验，即检验5个输入端是否输入了奇数个“1”。本题答案：【错误】4、【判断题】由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：五个一位二进制数相加。本题答案：【错误】5、【判断题】由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：多数表决器，即判断输入中是否多数为“1”。本题答案：【正确】6、【判断题】由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：判断输入A、B、C、D、E是否相同。本题答案：【错误】基本RS锁存器小测验1、【单选题】基本RS锁存器在使用时要尽量避免R、S输入同时为1的组合，否则输出（）。本题答案：【全0】2、【单选题】双稳态电路有（）个稳态，可用于存储一位二进制数码。本题答案：【2】3、【单选题】使用基本RS锁存器时必须遵循约束条件（），否则会输出非法状态。其中RS代表输入信号高有效。本题答案：【】4、【单选题】初态为1态的基本锁存器，若锁存器要输出0态，输入、可以是（）。本题答案：【】5、【多选题】使用基本锁存器时必须遵循约束条件（），否则会输出非法状态。其中代表输入信号低有效。本题答案：【输入不可以同时有效#输入不能同时为0#】6、【多选题】初态为0态的基本RS锁存器，若锁存器要继续保持0态输出，输入R、S可以是（）。本题答案：【R=0，S=0#R=1，S=0】7、【判断题】基本RS锁存器由一对输入、输出交叉耦合的与非门构成，输入有效信号为高电平，具有置数、复位和维持的功能。本题答案：【错误】同步RS与D锁存器测验1、【单选题】基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。本题答案：【与】2、【多选题】同步D锁存器（）。本题答案：【使用时没有约束条件#对电平敏感#有数据锁存功能】3、【多选题】4个（）门加一个反相器可以构成同步信号（）电平有效的同步D锁存器。本题答案：【与非门高有效#或非门低有效】4、【判断题】同步RS锁存器与同步D锁存器都有空翻现象，例如若锁存器是同步信号高有效的，在同步信号低电平期间锁存器会受输入信号影响。本题答案：【错误】5、【判断题】同步RS锁存器要正常使用，仍然有约束条件。本题答案：【正确】主从和边沿D触发器测验1、【单选题】本题答案：【2】2、【判断题】主从D触发器因为主锁存器和从锁存器均对同步信号电平敏感，仍然有空翻现象。本题答案：【错误】3、【判断题】触发器对同步时钟信号的边沿敏感。只在时钟信号由0变1，或由1变0的边沿到来前后接受信号。本题答案：【错误】6.4随堂测验1、【单选题】D触发器具有数据锁存功能，如果与端相连，也可以实现（）触发器的功能.本题答案：【T'】2、【多选题】以下哪些说法是错误的？本题答案：【想让现态为0的JK触发器次态为1，必须使输入J与K全为高电平，才能让触发器由现态0翻转为次态1。#想让现态为0的JK触发器次态仍为0，必须使输入J与K全为低电平，才能让触发器维持0态不变。#J等于K时，JK触发器相当于一个D触发器。】3、【多选题】T'触发器每来一个时钟信号的有效边沿就翻转一次，（）。本题答案：【可以用来对时钟信号的有效边沿做加（递增）计数。#可以用来对时钟信号的有效边沿做减（递减）计数。#输出矩形波的频率是时钟信号的一半。】4、【判断题】T触发器的工作特性是：在T=1时，即使时钟信号的有效边沿到来，也仍然保持原态不变；T=0时，则在有效边沿到来时，翻转为与现态相反的次态。本题答案：【错误】6.1基本RS锁存器1、【单选题】输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平（逻辑1）的组合，否则输出（）。本题答案：【全0】2、【单选题】双稳态电路有（）个稳态，可用于存储一位二进制数码。本题答案：【2】3、【单选题】使用基本RS锁存器（或非门构成的）时必须遵循的约束条件是（），否则会输出非法状态。本题答案：【】4、【单选题】初态为1态的基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的、可以是（）。本题答案：【】5、【多选题】使用基本锁存器时（与非门构成的），必须遵循的约束条件是（），否则会输出非法状态。本题答案：【输入不可以同时有效#输入不能同时为0#】6、【多选题】初态为0态的基本RS锁存器（或非门构成的），若锁存器要继续保持0态输出，输入R、S可以是（）。本题答案：【#】7、【判断题】基本RS锁存器由一对输入、输出交叉耦合的与非门构成，输入有效信号为高电平，具有置数、复位和维持的功能。本题答案：【错误】8、【填空题】基本锁存器由一对输入、输出交叉耦合的（）门构成，输入有效信号为低电平，具有置数、复位和维持的功能。本题答案：【与非】6.2同步RS和D锁存器1、【单选题】基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。本题答案：【与】2、【多选题】同步D锁存器（）。本题答案：【使用时没有约束条件#对电平敏感#有数据锁存功能】3、【多选题】4个（）加一个反相器可以构成同步信号（）电平有效的同步D锁存器。本题答案：【与非门，高有效#或非门，低有效】4、【判断题】同步RS锁存器与同步D锁存器都有空翻现象，例如若锁存器是同步信号高有效的，在同步信号低电平期间锁存器会受输入信号影响。本题答案：【错误】5、【判断题】同步RS锁存器要正常使用，仍然有约束条件。本题答案：【正确】6.3主从和边沿D触发器1、【单选题】如图所示电路符号中，触发器的数量有（）个。本题答案：【2】2、【判断题】主从D触发器因为主锁存器和从锁存器均对同步信号电平敏感，仍然有空翻现象。本题答案：【错误】3、【判断题】触发器对时钟信号的边沿敏感。只在时钟信号由0变1，或由1变0的边沿到来前后接受信号。本题答案：【错误】6.4其它功能触发器及应用1、【单选题】D触发器具有数据锁存功能，如果将输入D与端相连，也可以实现（）触发器的功能。本题答案：【T'】2、【多选题】以下哪些说法是错误的？本题答案：【想让现态为0的JK触发器次态为1，必须使输入J与K全为高电平，才能让触发器由现态0翻转为次态1。#想让现态为0的JK触发器次态仍为0，必须使输入J与K全为低电平，才能让触发器维持0态不变。#J等于K时，JK触发器相当于一个D触发器。】3、【多选题】T触发器每来一个时钟信号的有效边沿就翻转一次，（）。本题答案：【可以用来对时钟信号的有效边沿做加（递增）计数。#可以用来对时钟信号的有效边沿做减（递减）计数。#输出矩形波的频率是时钟信号的一半】4、【判断题】T触发器的工作特性是：在T=1时，即使时钟信号的有效边沿到来，也仍然保持原态不变；T=0时，则在有效边沿到来时，翻转为与现态相反的次态。本题答案：【错误】7.1~7.2时序逻辑电路的分析1、【单选题】某时序电路的状态图存在两个循环，则其一定本题答案：【不能自启动】2、【单选题】某时序电路由4个D触发器构成，其状态图中最多有个状态构成循环。本题答案：【16】3、【单选题】3个触发器构成的时序电路，各触发器的时钟各不相同，则该电路一定本题答案：【是异步电路】4、【多选题】下列说法中正确的是：本题答案：【由7个状态构成的有效循环是7进制电路#8进制加计数器的Q0端能够实现对时钟信号二分频】5、【多选题】关于十进制加计数器的说法中，错误的有本题答案：【不存在无效状态#一定是同步的#不能由JK触发器构成】6、【多选题】描述时序电路的功能时，应包括本题答案：【同步或异步#能否自启动#进位制#计数规律】7、【判断题】异步电路不具备自启动能力本题答案：【错误】8、【判断题】n个触发器构成的电路最多有n个状态本题答案：【错误】7.3~7.4时序逻辑电路的设计1、【单选题】设计56进制减计数器，至少需要个D触发器本题答案：【6】2、【单选题】为了保证电路具备自启动能力，设计时序电路时，必须对电路进行本题答案：【校验】3、【单选题】n个原始状态的隐含表是×的下三角表格。本题答案：【（n-1）×（n-1）】4、【多选题】设计时序逻辑电路的一般步骤有本题答案：【求原始状态图和原始状态表#状态简化#状态编码#求触发器的驱动方程和输出方程】5、【多选题】若使用JK触发器实现次态置1，则其JK可以是本题答案：【1，0##】6、【多选题】若使用D触发器实现次态清零，则其D可以是本题答案：【0#】7、【判断题】并非所有的设计命题都需要进行状态简化。本题答案：【正确】8、【判断题】用D触发器设计时序电路的过程较JK触发器复杂。本题答案：【错误】9、【判断题】状态编码时，对四条原则都必须一一满足。本题答案：【错误】8.1寄存器与移位寄存器1、【单选题】寄存器一般由触发器构成。本题答案：【D】2、【单选题】n位移位寄存器每个CP周期，数据移动位。本题答案：【1】3、【单选题】一个字节的数据需经个CP周期才能全部串行输入至8位移位寄存器中。本题答案：【8】4、【单选题】16位数据全部并行从移位寄存器中输出需个CP周期本题答案：【1】5、【判断题】可以用寄存器芯片实现移位寄存器功能本题答案：【正确】6、【判断题】n位数据从移位寄存器中并行输入串行输出，其输入的时间和输出的时间是一样的。本题答案：【错误】8.2计数器1、【单选题】某计数器的功能表（部分）如下：本题答案：【异步（低有效）】2、【单选题】某计数器的功能表（部分）如下：则其置数方式为：本题答案：【同步（低有效）】3、【单选题】某计数器的输入端接低电平，表明该计数器可能作使用本题答案：【加计数器】4、【单选题】使用时双时钟可逆计数器时，不用的时钟端应如何处理？本题答案：【接高电平】5、【多选题】下列芯片中属于十进制计数器的有：本题答案：【74162#74290】6、【多选题】可以用来设计减计数器的芯片有：本题答案：【74190#74193】7、【多选题】下列说法中正确的有本题答案：【n个触发器构成的计数器最多实现进制#7490在构成十进制计数器用时，其CPB必须接QA】8、【判断题】所有计数器的清零方式都是一样的本题答案：【错误】9、【判断题】74161的RCO端仅在输出状态由1111变成0000时产生进位输出本题答案：【正确】10、【判断题】计数器清零端的有效电平都是低电平本题答案：【错误】8.3~8.4集成计数器应用1、【单选题】设计一个初始值为3的5进制加计数器，若选用异步置数的芯片，则采样值应该取本题答案：【8】2、【单选题】设计一个初始值为5的8进制加计数器，若选用同步置数的十进制芯片，则采样值应该取本题答案：【2】3、【单选题】采用反馈清零法设计m进制计数器时，芯片的ABCD四个引脚本题答案：【可以接任意值或悬空】4、【单选题】采用反馈置零法设计m进制计数器时，芯片的ABCD四个引脚本题答案：【必须同时接低电平】5、【多选题】设计初始值为3的5进制加计数器，可以使用本题答案：【74160#74161#74192#74290】6、【多选题】设计初始值为8的7进制加计数器，可以采用（方法），选用（芯片）本题答案：【反馈置n法，74160#反馈置n法，74161】7、【多选题】设计一个253进制加计数器，可以采取方案本题答案：【至少两个74161芯片#至少三个74160芯片】8、【多选题】下列说法中错误的有：本题答案：【设计7进制加计数器时，其进位信号可直接从芯片的CO端取#置数端高电平有效时，采样值在状态图中一定会存在#异步清零时，应采用与门采样】9、【判断题】异步清零时，采样值在状态图中会存在本题答案：【错误】10、【判断题】同步置数时，采样值在状态图中会存在本题答案：【正确】11、【判断题】低电平清零时，应使用与门采样。本题答案：【错误】9.1555电路的内部结构与工作原理小测验1、【单选题】1、555定时器的名称来源于（）。本题答案：【内部有三个5k欧的电阻】2、【单选题】在默认情况下，与555定时器的2脚相比较的基准电压是（）。本题答案：【Vcc/3】3、【单选题】在默认情况下，与555定时器的6脚相比较的基准电压是（）。本题答案：【2Vcc/3】4、【单选题】想改变555定时器内部两个比较器的基准电压，可以在（）外接其他电压源。本题答案：【5脚】5、【单选题】在默认情况下，当555定时器的2脚、6脚的输入电压分别是2Vcc/3、Vcc/3时，电路的输出为（）。本题答案：【保持原来的状态不变】6、【单选题】6、在默认情况下，当555定时器的2脚、6脚的输入电压分别是0V、Vcc时，电路的输出为（）。本题答案：【高电平】7、【单选题】关于555定时器的内部放电管的状态，下列说法不正确的是（）。本题答案：【输出为高电平时，放电管导通】8、【单选题】在555定时器的5脚外接一个Vcc/2的电压源，此时与2脚、6脚输入相比较的基准电压分别是（）。本题答案：【Vcc/4、Vcc/2】9.2施密特触发器小测验1、【单选题】下列关于施密特触发器说法中，不正确的是（）。本题答案：【回差电压的计算式为】2、【单选题】把555定时器的2脚与6脚相连作为输入端，构成施密特触发器时，下列说法不正确的是（）本题答案：【输入一个三角波，输出一定是矩形波】3、【单选题】如图所示的电路中，5脚所连的电容的作用是（）本题答案：【消除干扰，稳定比较电压】4、【单选题】如图所示的电路中，若VIC=0.9Vcc，下列说法不正确的是（）本题答案：【负向阈值电压是0.3Vcc】5、【单选题】把一个正弦波输入下图所示的电路中，下列说法中不正确的是（）本题答案：【对于电路输出的矩形波，其占空比是不能改变的】9.3单稳态电路小测验1、【单选题】下列关于单稳态触发器的说法中，不正确的是（）。本题答案：【暂稳态的维持时间取决于触发信号的维持时间】2、【单选题】下列关于单稳态触发器的说法中，正确的是（）。本题答案：【对于不可重复触发的单稳态触发器，其暂稳态期间不能响应新的触发信号】3、【单选题】对于下图的电路，下列说法中不正确的是（）。本题答案：【暂稳态的维持时间约为0.7RC秒】4、【单选题】对于下图的电路，下列说法中不正确的是（）。本题答案：【当输入出现下降沿时，电容C开始充电，电路进入暂稳态】5、【单选题】对于下图的电路，已知R=10K，C=91F，其暂稳态的维持时间约为（）秒。本题答案：【1】6、【单选题】对于下图的电路，已知R=14.3K，C=100F，为使其暂稳态维持时间约为1秒，可在5脚外接一个电压值为（）电压源。本题答案：【Vcc/2】9.4多谐振荡器小测验1、【单选题】下列关于多谐振荡器的说法中，不正确的是（）。本题答案：【多谐振荡器可以把正弦波变换成矩形波】2、【单选题】对于下图的电路，不正确的说法是（）。本题答案：【电路的电源一接通，电路的输出就进入到了振荡周期】3、【单选题】对于下图的电路，正确的说法是（）。本题答案：【输出矩形波的占空比可以通过R2调节】4、【单选题】对于下图的电路，最准确的说法是（）。本题答案：【这是一个多谐振荡器】5、【单选题】对于下图的电路，已知R1=R2=10千欧，C=0.1微法，其输出信号的频率约为（）赫兹。本题答案：【500】9.5555电路的其他应用小测验1、【多选题】对于下图的电路，说法正确的有（）。本题答案：【右边的555定时器构成单稳态触发器，左边的555定时器构成多谐振荡器#调节R2可以改变最终输出的频率】2、【多选题】对于下图的电路，说法正确的有（）。本题答案：【当常闭开关S断开时，右边的喇叭不会立刻发出声音。#当常闭开关S断开时，G1门的输出要等大约11秒后才变为高电平#右边的555定时器构成了一个多谐振荡器】3、【多选题】关于下图的说法，正确的有（）。本题答案：【这是一个多谐振荡器#当Vi增加时，输出信号的频率下降】4、【多选题】对于下图的电路，说法正确的有（）。本题答案：【常闭开关S断开后，输出要等1.1RC秒左右才会变成高电平#常闭开关S闭合时，2脚和6脚的电压约等于Vcc】10.1存储器概述1、【单选题】存储器读写速度由快到慢是下面哪一选项（）？本题答案：【RAM、ROM、CD-ROM、FloopyDisk】2、【单选题】计算机的内存储器比外存储器（）。本题答案：【速度快】3、【单选题】在微机系统中，存储容量为1MB指的是（）。本题答案：【1024x1024个字节】4、【多选题】下列有关存储器的集中说法中，正确的是（）。本题答案：【外存的容量一般比内存大#外存的存取速度一般比内存慢#外存与内存都可以用于存放程序与数据】5、【判断题】计算机存储器是一种记忆部件。本题答案：【正确】6、【填空题】断电后，RAM中所存的数据将全部丢失，即具有（）性；而ROM中的数据可以长久保存。本题答案：【易失##%_YZPRLFH_%##掉电易失】10.2ROM和RAM的存储器单元1、【单选题】在下列四个选项中选出不属于时序电路的数字器件。本题答案：【只读存储器】2、【单选题】下面关于随机存取存储器中静态RAM和动态RAM的叙述中，正确的是（）。本题答案：【静态RAM(SRAM)集成度低，但存取速度快且无须刷新。】3、【单选题】下面关于随机存取存储器(RAM)的叙述中，正确的是（）。本题答案：【RAM分静态RAM(SRAM)和动态RAM(DRAM)两大类。】4、【单选题】当存放在外存中的程序和数据需要处理时，必须将它们读入______。本题答案：【内存储器】5、【多选题】存储器中最小的存储单元可能是（）。本题答案：【双稳态电路#二极管#三极管】6、【多选题】下面关于ROM与RAM存储单元的说法正确的有（）。本题答案：【ROM的存储单元是组合电路，RAM的存储单元是时序电路。#动态RAM存储单元的结构比静态RAM简单，所以集成度高。】7、【判断题】只读存储器ROM能存储二进制数据，所以具有记忆功能，属于时序电路。本题答案：【错误】8、【填空题】一个存储容量为128x8bit的存储器，存储矩阵有（）个最小存储单元。本题答案：【1024】10.3存储器的容量扩展与应用1、【单选题】需要多少片容量为16Kx1位的存储器芯片，才能构成一个64Kx8位的存储系统?本题答案：【32】2、【单选题】用ROM实现逻辑函数，其本质和数据选择器实现函数类似，都是利用LUT，即（）。本题答案：【查找表】3、【单选题】基本的随机存取存储器RAM由（）、地址译码器与输入输出电路控制三部分组成。本题答案：【存储矩阵】4、【多选题】存储系统存储容量的扩展有：本题答案：【字数的扩展#字长的扩展#字数与字长的扩展】5、【判断题】存储系统的寻址包括两部分工作，一部分是片外寻址，一部分是片内寻址。其中片外寻址往往通过用唯一地址译码器的输出端控制存储芯片的片选端来实现。本题答案：【正确】6、【填空题】随机存取存储器的输入、输出控制线信号主要包括读写控制信号、（）和输出使能三种。本题答案：【片选信号##%_YZPRLFH_%##片选端】11.3ADC与DAC的原理及其应用小测验1、【单选题】在下面几种常用转换机制的模数转换器中，（）的速度最快。本题答案：【并行比较机制】2、【单选题】在下面几种常用转换机制的模数转换器中，（）的精度最高。本题答案：【双积分】3、【多选题】最常用的将模拟信号转换为数字信号的方法有（）。本题答案：【逐次逼近法#双积分法#并行比较法】4、【判断题】ADC和DAC的分辨率在数值上是两个相邻数字量所对应的模拟电压之差。本题答案：【正确】5、【填空题】某电压信号在0~5V范围内波动。若要求A/D转换后的信号分辨率不低于0.0025V，则该ADC至少为（）位。本题答案：【11】6、【填空题】对于一个8位的DAC，若最小输出电压增量为0.02V，当输入代码为01001101时，输出电压V=（）伏。本题答案：【1.54】7、【填空题】一个8位的DAC在输入的数字量是（A8）H时，输出电压为1.68V，则它的最小电压增量为（）V。本题答案：【0.01】基于VerilogHDL的逻辑电路设计测验1、【单选题】已知“a=1b'1;b=3b'001;那么{a,b}=()本题答案：【4b'1001】2、【单选题】下列标示符哪些是合法的（）本题答案：【_darling】3、【单选题】在VerilogHDL语言中，下列语句哪个不是分支语句?本题答案：【repeat】4、【单选题】在VerilogHDL语言中，a=4b'1011,那么a=()本题答案：【1'b0】5、【单选题】已知a=4’b11001，b=4’bx110；下面选项中，正确的运算结果是（）本题答案：【ab=1】6、【单选题】在VerilogHDL中整型数据与()位寄存器数据在实际意义上是相同的。本题答案：【32】7、【单选题】下列语句中，不属于并行语句的是()本题答案：【case语句】8、【单选题】下列标识符中，（）是不合法的标识符本题答案：【9moon】9、【单选题】如果wire线网类型变量说明后未赋值，其默认值是（）本题答案：【z】10、【单选题】P,Q,R都是4bit的输入矢量，下面表达形式正确的是（）本题答案：【input[3:0]P,Q,R;】11、【单选题】时间尺度定义为timescale10ns/100ps，选择正确答案（）本题答案：【时间精度100ps】12、【多选题】大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）本题答案：【基于SRAM的FPGA器件，在每次上电后必须进行一次配置；#FPGA全称为现场可编程门阵列；】13、【多选题】VerilogHDL程序如下，下列7个选项中描述正确的是（）本题答案：【异步清零#异步置位#D触发器】14、【多选题】在case语句中至少要有一条（）语句本题答案：【default#endcase】15、【多选题】在VerilogHDL中，下列标识符正确的有（）本题答案：【system1#FourBit_Adder#exec$#_2to1mux】16、【判断题】进程语句的启动条件是时钟clk发生变化。本题答案：【错误】17、【判断题】进程语句的启动条件是时钟clk或者清零信号clr发生变化。本题答案：【错误】18、【判断题】reg型信号用于进程语句中，并且其语句是顺序语句。本题答案：【正确】19、【判断题】在进程语句中，其条件和循环语句中，只能执行一条语句，当多于一条语句时，则要采用块语句，块语句以begin开头，以end作为结束。本题答案：【正确】20、【填空题】阻塞性赋值符号为（切换到英文输入法填写）本题答案：【=##%_YZPRLFH_%##=】21、【填空题】非阻塞性赋值符号为（切换到英文输入法填写）。本题答案：【<=##%_YZPRLFH_%##＜=】22、【填空题】VerilogHDL的基本设计单元是（用两个中文字填写）。它是由两部分组成，一部分描述端口声明；另一部分描述电路的逻辑功能，即定义输入是如何影响输出的。本题答案：【模块】23、【填空题】assign描述的语句属于语句，（选择填写：有关、无关、串行、并行）本题答案：【并行】24、【填空题】assign语句与书写次序。（选择填写：有关、无关、串行、并行）本题答案：【无关】期中考试20221、【单选题】十六进制数26.8对应的十进制数是本题答案：【38.5】2、【单选题】十进制数78.5对应的八进制数是本题答案：【116.4】3、【单选题】二进制数10111.101对应的十进制数是本题答案：【23.625】4、【单选题】二进制数10111.101对应的十六进制数是本题答案：【17.A】5、【单选题】八进制数35.7对应的十六进制数是本题答案：【1D.E】6、【单选题】二进制数10111.011对应的8421BCD码是本题答案：【0010_0011.0011_0111_0101】7、【单选题】逻辑函数真值表输出栏中有几个1本题答案：【5】8、【单选题】将逻辑函数化简为最简与或表达式时，卡诺图中需作几个圈本题答案：【2】9、【单选题】4选1数选有几个数据输入端和几个地址输入端本题答案：【4,2】10、【单选题】3-8线译码器有几个地址输入端和几个使能输入端本题答案：【3,3】11、【单选题】将若干个二极管用共阳极接法连接后，可实现什么逻辑关系本题答案：【与】12、【单选题】将若干个二极管用共阴极接法连接后，可实现什么逻辑关系本题答案：【或】13、【单选题】同一逻辑函数的任意两个最小项相与的结果必然是本题答案：【0】14、【单选题】四变量逻辑函数的卡诺图有多少个小方格本题答案：【16】15、【单选题】用8选1数选实现3变量逻辑函数时，需要与什么门配合完成。本题答案：【不需要任何门】16、【单选题】共阳极译码驱动芯片（7447）驱动共阴极数码管（sm4205）时本题答案：【输入0001，显示E#输入0011，显示1（位置偏移）】17、【单选题】本题答案：【】18、【单选题】本题答案：【】19、【单选题】本题答案：【】20、【单选题】本题答案：【】21、【单选题】本题答案：【】22、【单选题】本题答案：【】23、【单选题】本题答案：【】24、【单选题】已知a=1'b1;b=3'b001;那么{a,b}=()本题答案：【4'b1001】25、【单选题】下列标示符哪些是合法的（）本题答案：【_gateoutput】26、【单选题】在VerilogHDL语言中，下列语句哪个不是分支语句?本题答案：【repeat】27、【单选题】已知a=4’b11001，b=4’bx110；下面选项中，正确的运算结果是本题答案：【ab=1】28、【单选题】在VerilogHDL中整型数据与()位寄存器数据在实际意义上是相同的。本题答案：【32】29、【单选题】下列标识符中，()是不合法的标识符。本题答案：【9moon】30、【单选题】下列语句中，不属于并行语句的是()本题答案：【case语句】31、【单选题】P,Q,R都是4bit的输入矢量，下面哪一种表达形式是正确的（）本题答案：【input[3:0]P,Q,R;】32、【单选题】一模块IO端口说明:input[7:0]a;则关于该端口说法正确的是()本题答案：【翰入端位宽为8】33、【多选题】比8421BCD码：1000_0101.0110表示的数大的有：本题答案：【十六进制数55.A#二进制数1010110.1】34、【多选题】与4变量逻辑函数的最小项m7逻辑相邻的有本题答案：【m5#m6#m3#m15】35、【多选题】本题答案：【#】36、【多选题】求逻辑函数的反函数时，需要本题答案：【原变量换成反变量#反变量换成原变量#与换成或#或换成与#0换成1#1换成0】37、【多选题】求逻辑函数的对偶式时，需要将：本题答案：【与换成或#或换成与#0换成1#1换成0】38、【多选题】实现逻辑函数，可以使用（不考虑实际芯片和成本问题）：本题答案：【一个3-8线译码器配合一个五输入与非门#一个3-8线译码器配合一个六输入与非门#一个3-8线译码器配合一个三输入与门#一个3-8线译码器配合一个五输入与门#仅用一个8选1数选即可】39、【多选题】逻辑电路功能如图（a）所示，试用8选1数据选择器实现之。本题答案：【D4、D5和D7接逻辑1，其余接逻辑0，从W输出#D4、D5和D7接逻辑0，其余接逻辑1，从Y输出】40、【多选题】TSG三态门有多种输出状态，它们可能是：本题答案：【高电平#低电平#高阻态】41、【多选题】实现任意的4变量逻辑函数，可以选择：本题答案：【4-16线译码器配合逻辑门#16选1数据选择器#8选1数据选择器配合逻辑门】42、【多选题】逻辑函数的表达方式中，具有唯一性的有：本题答案：【真值表#最小项表达式#卡诺图#输入确定的输出波形图】43、【多选题】下列关于传输门的说法中，错误的有：本题答案：【传输门只能传输数字信号#传输门只能单向传输#传输门是由三极管构成的#传输门的两个栅极接在一起】44、【多选题】下列关于OD门的说法中正确的有：本题答案：【OD门可以实现“线与”#OD门输出必须上拉电阻#OD门没有高阻态】45、【多选题】下列关于MOS管的说法中，正确的有：本题答案：【NMOS管：高电平输入导通，低电平输入截止#PMOS管：高电平输入截止，低电平输入导通】46、【多选题】求两个多位二进制数的最大值，需要：本题答案：【数值比较器#数据选择器】47、【多选题】基本逻辑运算有：本题答案：【与#或#非】48、【多选题】与表达式逻辑功能完全