《鸿蒙智能互联设备开发（微课版）》 课件 5.2.1 中断与异常处理的概念和机制_第1页
《鸿蒙智能互联设备开发（微课版）》 课件 5.2.1 中断与异常处理的概念和机制_第2页
《鸿蒙智能互联设备开发（微课版）》 课件 5.2.1 中断与异常处理的概念和机制_第3页
《鸿蒙智能互联设备开发（微课版）》 课件 5.2.1 中断与异常处理的概念和机制_第4页
《鸿蒙智能互联设备开发（微课版）》 课件 5.2.1 中断与异常处理的概念和机制_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

5.2.1中断与异常处理的概念和机制通过本节学习，您可以：了解中断与异常处理的概念和机制中断与异常处理的概念中断异常处理是操作系统对运行期间发生的异常情况（芯片硬件异常）进行处理的一系列动作，例如虚拟内存缺页异常、打印异常发生时函数的调用栈信息、CPU现场信息、任务的堆栈情况等。异常指可以打断CPU正常运行流程的一些事情，如未定义指令异常、试图修改只读的数据异常、不对齐的地址访问异常等。中断与异常处理机制LiteOS-A的中断异常处理流程：外设可以在没有CPU介入的情况下完成一定的工作，但某些情况下也需要CPU为其执行一定的工作。当外设需要CPU时，将产生一个中断信号，该信号连接至中断控制器。中断控制器是一方面接收其它外设中断引脚的输入，另一方面它会发出中断信号给CPU。可以通过对中断控制器编程来打开和关闭中断源、设置中断源的优先级和触发方式。CPU收到中断控制器发送的中断信号后，中断当前任务来响应中断请求。当异常发生时，CPU暂停当前的程序，先处理异常事件，然后再继续执行被异常打断的程序。中断与异常处理机制常用的中断控制器有VIC（VectorInterruptController，向量中断控制器）和GIC（GeneralInterruptController，通用中断控制器）。LiteOS-A内核支持的是ARM公司的Cortex-A/R系列的芯片，GIC是ARM公司给Cortex-A/R系列芯片提供的一个中断控制器，类似Cortex-M中的NVIC。GIC控制器有4个版本V1-V4，V2版本是给ARMv7-A架构使用的，比如Cortex-A5，Cortex-A7、Cortex-A9、Cortex-A15等。中断与异常处理机制当GIC控制器接收到外部中断信号以后汇报给ARM内核，ARM内核提供了四个信号给GIC来汇报中断情况：VFIQ、VIRQ、FIQ和IRQ，如图所示。中断与异常处理机制4个信号含义如下：VFIQ：虚拟快速FIQVIRQ：虚拟外部IRQFIQ：快速中断IRQIRQ：外部中断IRQGIC控制器接收众多的外部中断，并对其进行处理，最终通过四个信号报给ARM内核。中断与异常处理的概念和机制LiteOS-A当前支持ARMv7-a指令集架构，以ARMv7-a架构为例，中断和异常处理的入口为中断向量表，中断向量表包含各个中断和异常处理的中断向量，如表所示。中断向量异常中断名称_exception_handlersresetvector复位osExceptUndeflnstrHd未定义的指令osExceptSwiHdl软件中断osExceptPrefetchAbortHdl预取指令中止osExceptDataAbortHdl数据访问中止osExc

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论