第8章 SOPC技术开发概述课件

FPGA-CPLD原理及应用

山东工商学院电子信息系

张守祥第8章SOPC技术开发概述课程背景(1)器件的物理版图设计（器件级）微电子技术的发展历史是一个不断创新的过程，这种创新包括理论创新、技术创新和应用创新。每一种创新都能开拓出一个新的领域，带来新的市场，产生重大的影响。40048008808080858086286386486Pentium®procP60.0010.010.1110100100019701980199020002010YearTransistors(MT)2Xgrowthin1.96years!第8章SOPC技术开发概述课程背景(2)器件的物理版图设计集成电路单元库（逻辑级）（器件级）3Intel4004微处理器Intel奔腾4微处理器第8章SOPC技术开发概述课程背景(3)器件的物理版图设计集成电路单元库片上系统（系统级）（逻辑级）（器件级）芯片的集成度不断提高，功能不断增强，但是费用不断增加。制约中小企业集成电路的发展。理论研究的发展速度。解决方案：FPGASOPC。第8章SOPC技术开发概述学习目标1.掌握SOPC技术的基本概念。NiosIISOPC工具硬件搭建软件编程基本概念SOPC系统设计3.掌握SOPC系统设计方法，为今后工作和实践打下良好基础。2.了解NiosII处理器、Avalon总线的基本结构和使用方法，熟悉SOPC相关工具软件的使用方法，掌握SOPC硬件系统的搭建和NiosII软件编程方法。第8章SOPC技术开发概述课程内容1.SOPC的基本知识

2.NiosII处理器结构和Avalon总线结构及其使用方法。

3.外设的使用方法。

4.NiosII软件编程方法。

5.SOPC系统设计方法。*6.SOPC工具软件的使用方法。

第8章SOPC技术开发概述《爱上FPGA开发--特权和你一起学NIOSII》

（内附光盘1张）作者：吴厚航编著出版社：北京航空航天大学出版社出版时间：2011-10-1参考书第8章SOPC技术开发概述第8章SoPC技术开发概述第8章SOPC技术开发概述嵌入式系统是以应用为中心，以计算机技术为基础，并且软硬件可裁剪，适用于应用系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统。嵌入式系统嵌入式微处理器操作系统应用软件外围设备外围设备第8章SOPC技术开发概述SoC简介IC?AISC?SOC?IC:是半导体元件产品的统称,包括:集成电路、三极管、特殊电子元件。ASIC：专用IC。是指为特定的用户、某种专门或特别的用途而设计的芯片组。SOC:片上系统。随IC设计与工艺的提高，使原先由许多IC组成的电子系统可集成到一个芯片上，构成SOC。软硬件协同设计和IP核使用是SoC的两大特点。第8章SOPC技术开发概述微处理器分类第8章SOPC技术开发概述微控制器

功能:监控特点:片上存储器没有外部总线低价格少量的外设较少的管脚低性能对软件要求较低典型应用:汽车电子控制系统白色家电控制面板例如:PICMicro(EntireLine)Intel8051ToshibaTX19CPUFLASHRAMADCGPIOSerialTimerI2CSPICANRS232Non-ExpandableBus……8/16BitCPU(Typical)第8章SOPC技术开发概述嵌入式微处理器

功能:处理和控制特点:外部系统总线外部存储器接口控制器丰富的外设增强型的CPUMMU/FPU/AccelerationLikely典型应用:黑色家电智能设备例如:MotorolaColdFirefamilyMotorolaPPC5xx,8xx,8xxxToshibaTX49CPUFLASHRAMADCGPIOSerialTimerMULTIPLE:I2CSPICANRS232EthernetDRAMFLASHPeriph#1SDRAM:SDRDDRExpandableSystemBusMMUPeriph#NCPUCache:L1Cache(Always)第8章SOPC技术开发概述计算机微处理器

功能:计算机微处理器特点:高速处理器外部高速总线高速外设接口多核处理器典型应用:路由器/交换机图像处理器基站控制器例如:IntelPentiumSeriesAMDOpteron（皓龙）MotorolaMPC7xxCPUDRAMPeriph#1ExpandableSystemBusMMUPeriph#NEthernetHighSpeedI/FPCIXRapidIOUTOPiA10/100/1000CPUCache:L1CacheL2CacheDDRDDR2FLASHCPUMMU第8章SOPC技术开发概述嵌入式开发遇到的挑战满足系统的性能降低产品的价格节省产品的开发周期选择合适特性的处理器第8章SOPC技术开发概述问题:降低成本,复杂性&功耗FlashSDRAMCPUDSPI/OI/OI/OFPGAI/OI/OI/OCPUDSP解决方案:用PLD替换外部器件FPGA第8章SOPC技术开发概述FlashSDRAMCPU集成在FPGA内部可编程的片上系统(SOPC)FPGA第8章SOPC技术开发概述IP（IntellectualProperty）

软核（SoftIPCore）以HDL文本形式提交给用户，它已经过RTL级设计优化和功能验证，但其中不含任何具体的物理信息。固核（FirmIPCore）介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。

硬核（HardIPCore）基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已通过工艺验证，具有可保证的性能。第8章SOPC技术开发概述SOPC技术SystemOnProgrammableChip,可编程的片上系统。是Altera公司提出来的一种灵活、高效的SOC解决方案。sopcSOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。现今SOPC可以认为是基于FPGA解决方案的SOC。与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案也有多种途径。第8章SOPC技术开发概述构成SOPC的三种方案

基于FPGA嵌入IP硬核的SOPC系统1

基于FPGA嵌入IP软核的SOPC系统2

基于HardCopy技术的SOPC系统3该方案是指在FPGA中预先植入处理器。目前最常用的嵌入式处理器是含有ARM32位知识产权处理器核的器件。为了达到通用性，必须为常规的嵌入式处理器集成诸多通用和专用的接口，但增加了成本和功耗。如果将ARM或其它处理器核以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源，按照系统功能需求来添加接口功能模块，既能实现目标系统功能，又能降低系统的成本和功耗。这样就能使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。第8章SOPC技术开发概述构成SOPC的三种方案IP硬核直接植入FPGA存在以下不足：

IP硬核多来自第三方公司，FPGA厂商无法控制费用，从而导致FPGA器件价格相对偏高。

IP硬核预先植入，使用者无法根据实际需要改变处理器结构。更不能嵌入硬件加速模块(如DSP)。无法根据实际设计需要在同一FPGA中集成多个处理器。无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本。只能在特定FPGA中使用硬核嵌入式处理器。

基于FPGA嵌入IP硬核的SOPC系统1

基于FPGA嵌入IP软核的SOPC系统2

基于HardCopy技术的SOPC系统3第8章SOPC技术开发概述构成SOPC的三种方案

基于FPGA嵌入IP硬核的SOPC系统1

基于FPGA嵌入IP软核的SOPC系统2

基于HardCopy技术的SOPC系统3IP软核处理器能有效克服上述不足：目前最有代表性的软核处理器分别是Altera公司的NiosII核，以及Xilinx公司的MicroBlaze核。特别是NiosII核，能很好的解决上述五方面的问题。

Altera的NiosII核是用户可随意配置和构建的32位嵌入式处理器IP核，采用Avalon总线结构通信接口；包含由FS2开发的基于JTAG的片内设备内核。在费用方面，由于NiosII是由Altera公司直接提供而非第三方厂商产品，故用户通常无需支付知识产权费用，NiosII的使用费用仅仅是其占用的FPGA逻辑资源的费用。第8章SOPC技术开发概述构成SOPC的三种方案

基于FPGA嵌入IP硬核的SOPC系统1

基于FPGA嵌入IP软核的SOPC系统2

基于HardCopy技术的SOPC系统3HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。ASIC(SOC)开发中难于克服的问题包括：开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。第8章SOPC技术开发概述构成SOPC的三种方案

基于FPGA嵌入IP软核的SOPC系统2

基于HardCopy技术的SOPC系统3利用HardCopy技术设计ASIC，开发软件费用少，SOC级规模的设计周期不超过20周，转化的ASIC与用户设计习惯的掩模层只有两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。用ASIC实现后的系统性能将比原来在HardCopyFPGA上验证的模型提高近50%，而功耗则降低40%。

基于FPGA嵌入IP硬核的SOPC系统1第8章SOPC技术开发概述构成SOPC的三种方案

基于FPGA嵌入IP软核的SOPC系统2

基于HardCopy技术的SOPC系统3HardCopy技术是一种全新的SOC级ASIC设计解决方案，即将专用的硅片设计和FPGA至HardCopy自动迁移过程结合在一起的技术，首先利用QuartusII将系统模型成功实现于HardCopyFPGA上，然后帮助设计者把可编程解决方案无缝地迁移到低成本的ASIC上。这样，HardCopy器件就把大容量FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品上，从而避开了直接设计ASIC的困难。

基于FPGA嵌入IP硬核的SOPC系统1第8章SOPC技术开发概述三种SOC方案的比较指标基于ASIC的SOC基于FPGA的SOC(SOPC)基于HardCopy的SOC单片成本低较高较低开发周期长(>20周)短(<10周)较短(<20周)开发成本设计工程成本高掩模成本高软件工具成本高设计工程成本低无掩模成本软件工具成本低设计工程成本低掩模成本低软件工具成本低一次投片情况一次投片成功率低，成本高，耗时长可现场配置一次投片成功率近100%，成本低，耗时短集成技术0.25um~90nm0.25um~90nm0.25um~90nm可重构性不可重构可重构不可重构第8章SOPC技术开发概述FPGANiosII处理器概览处理器位置NiosIICPUOn-ChipROMOn-ChipRAMUARTGPIOTimerCustomLogicSDRAMControllerAvalon®

SwitchFabricDebugCache可配置的32-bit精简指令集处理器3种模式

–

性能和资源外设库的支持（超过60个）免费使用AlteraFPGAHardCopy选择处理器和外设第8章SOPC技术开发概述灵活性:用户自定义处理器用户配置:处理器外设外部接口片上存储器用户逻辑第8章SOPC技术开发概述NiosII处理器功能框图Program

Controller&AddressGenerationInstruction

Cacheclockresetirq[31..0]Control

Registers

ctl0toctl4Arithmetic

LogicUnitHardware-

Assisted

DebugModuleInterrupt

ControllerJTAGinterface

toSoftware

DebuggerCustom

Instruction

LogicException

ControllerInstructionBusData

CacheDataBusGeneral

Purpose

Registers

r0tor31Custom

I/OSignalsNiosIIProcessorCoreTightly-CoupledInstructionMemTightly-CoupledInstructionMem

Tightly-CoupledDataMemTightly-CoupledDataMem

第8章SOPC技术开发概述NiosII处理器消耗资源NiosIINiosIILargest90nmFPGA180,000LEsSmallest90nmFPGA

4600LEs13%ofFPGANiosII/e“economy”1%ofFPGANiosII/f“fast”2C52S180NiosIINiosIINiosIINiosII35¢inlowestcostFPGA第8章SOPC技术开发概述NiosII外设消耗资源列表PeripheralsLEsUART120DMA860PIO20Tri-stateBridge380SDRAMController550DDRSDRAMController850PerformanceCounter660Timer130SPIMaster180(16bit)SPISlave120(16bit)第8章SOPC技术开发概述NiosII–业界最流行的软核处理器超过15,000

开发板交付给客户用在通信，消费，工业，医疗，汽车电子，数字广播Nios官方网站()超过5,000会员开放的硬件和软件代码第8章SOPC技术开发概述NiosII性能指标*Dhrystone2.1Benchmark**PricinginCycloneIIAsLowas$.35ofLogicInaLowCostFPGA**MIPSMIPS8051ARM7ARM9