数字电路与逻辑设计 课件 8-时序逻辑电路2

时序逻辑电路2片上微控制系统原理与项目设计第八讲授课内容触发器寄存器同步时序电路分析同步时序电路设计比特存储模块D触发器是更好的比特存储模块。Dflip-flopDlatchmasterDlatchservantDmQmCmDsDClkQs’CsQsQ’QSRDQCDlatch特点：只加载时钟上升沿出现的D值，因此在同一时钟周期内，值不能传播到其他触发器。权衡：在内部使用比D锁存器更多的门，并且需要比SR更多的外部门——但现在门数不再是问题。特征：如果D在C=1之前和之前稳定，则SR不能为11。

问题：C=1太久会通过太多的锁存器传播新值；太短可能不会导致该位被存储。S1R1SQCRLevel-sensitiveSRlatch特点：S和R只在C=1时有效。我们可以设计外部电路，因此当C=1时，SR=11永远不会发生。问题：避免SR=11仍是一种负担。R(reset)S(set)QSRlatch特点：S=1将Q设置为1，R=1将Q重置为0。问题：SR=11产生未定义的Q。.实验：采用DFF实现护士呼叫系统2？寄存器存储信息1bit：DFFMbits:采用多个D触发器保存一组二进制信息的电路称为寄存器，也称为数据寄存器。moduleReg4hl(CP,D,Q);inputCP;input[3:0]D;outputreg[3:0]Q;always@(*)if(CP)Q<=D;endmodulemoduleReg4pe(CP,D,Q);inputCP;input[3:0]D;outputreg[3:0]Q;always@(posedgeCP)Q<=D;endmodule具有载入功能的寄存器寄存器可以用来存储信息—状态有些场景下，希望仅仅时我们让他存储时才存储。DQDQDQDQI2I3Q2Q3Q1Q0I1I0clk4-bitregisterload应用举例1秤有两个显示屏当前重量减轻重量有助于将当前项目与上一个项目进行比较使用寄存器存储重量按下按钮会使当前重量存储在寄存器中寄存器内容始终显示为“已保存的重量”，即使出现新的当前重量也是如此ScaleSavedweightWeightSamplerPresentweightclkbSaveI3I2I1I0Q3Q2Q1Q0load3pounds001100113pounds00102pounds1a应用实例2有些汽车在后视镜上方设有显示屏。驾驶员可以按下按钮，在显示外部温度（T），汽车的平均里程数（A），油耗（I）和剩余里程数（M）之间进行选择。方案1：只使用数据选择器需要32根线方案2：使用寄存器需要11根线Cd0d1d2d3ei0i0i1i2i3a0a1loadi12×488888Dd8xys1s08-bit4×1loadloadloadloadreg0reg1reg2reg3TAIM01000010101100001010Loadedonclockedge移位寄存器若干个D触发器级联构成的D触发器组称为移位寄存器。数据从S输入，每个时钟节拍接收一位保存在D触发器内。moduleShiftRegm(CP,S,Q);inputCP,S;outputreg[m-1:0]Q;always@(posedgeCP)Q<={Q[m-2:0],S};endmodule串行输入端Ri的值通过1个时钟后从Q3端输出，2个时钟后从Q2端输出，3个时钟后从Q1端输出，4个时钟后从Q0端输出。因此，移位寄存器实质就是延时器，常用于数字信号处理电路中。若将D触发器的数据输入端通过2-1MUX来连接前级触发器的状态和并行输入，则构成可预置移位寄存器。modulePLSReg4(CP,Ri,LD,D,Q);inputCP,Ri,LD;input[3:0]D;outputreg[3:0]Q;always@(posedgeCP)Q<=LD?D:{Ri,Q[3:1]}endmodule应用实例2（续）方案1：只使用数据选择器需要32根线方案2：使用寄存器需要11根线方案3：使用移位寄存器4根线11wirescd0d1d2d3ei0i0s1s0xyi1i2i3a0a1shifti12×4