第十二章-集成逻辑门电路和组合逻辑电路

第十二章集成逻辑门电路和组合逻辑电路12.1TTL集成与非门电路12.2MOS集成逻辑门电路12.3组合逻辑电路的分析与设计方法12.4集成组合逻辑器件门电路(Gate)是数字电路的基本逻辑单元，它是实现各种逻辑运算的电路。按逻辑功能分类有与门、或门、非门、与非门、或非门、异或门、与或非门等。第一节TTL集成与非门电路以双极型三极管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型数字集成电路，TTL电路是其中一种，由于它的输入端和输出端的结构形式都采用了三极管，故称之为晶体管－晶体管逻辑电路(Transistor－TransistorLogic)，简称TTL电路，由于它的开关速度较高，是目前使用较多的一种电路。TTL是一个电路系列，它包含门电路、触发器以及各种通用和专用的数字部件或系统。这里只介绍TTL与非门。一、TTL与非门的电路组成与逻辑功能分析T1为多发射极三极管输入级中间级输出级①输入信号中至少有一个为低电平：如uA=0.3V，uB=uC=3.6V3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，T1深度饱和T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY≈5―0.7―0.7＝3.6V②输入信号全为高电平（1）：如uA=uB=uC=3.6V2.1V则uB1=2.1V，T1倒置放大，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES＝0.3V输出Y为低电平。3.6V3.6V3.6V通过以上分析，该电路实现了与非门的逻辑功能：“输入有低、输出为高；输入全高，输出为低”。（简称为：有0出1，全1出0）。TTL与非门的工作状态见表12-1。输入VT1VT2VT3VT4VT5输出至少有一个为低电平(+0.3v)深度饱和截止微饱和放大截止高电平(+3.6v)全为高电平(+3.6v)倒置放大饱和微导通截止饱和低电平(+0.3v)表12-1TTL与非门工作状态二、电压传输特性与非门输出电压与输入电压的关系称作电压传输特性，它表示输入由低电平变到高电平时输出电平相应的变化情况当uI较低(小于0.6v)时，由于VT1饱和，VT2和VT5截止，输出为高电平，（大约为3.5V左右），对应于曲线的AB段，这一段称为截止区当uI大于0.6v以后，VT2开始导通，VT5仍然截止，随着uI的增加，VT2的基极电位增加，VT2的集电极电位下降，故uO随uI的增加而线性下降，一直维持到uI增大到1.3V左右，对应于曲线的BC段，这一段称为线性区

当uI增大到1.3V以后，再稍增加一点儿，VT5也将由原来的截止状态向饱和状态变化，故uI大于1.3V以后，uO将急剧下降，对应于曲线的CD段，这一段称为转折区uI大约大于1.4V以后，VT2、VT5同时饱和，输出为低电平（大约为0.3V左右），对应于曲线的DE段，这一段称为饱和区

三、TTL与非门的参数和使用注意事项（一）TTL与非门的参数⑴输出高电平UOH它是指一个或一个以上输入端为低电平时的输出电压值。⑵输出低电平UOL它是指所有输入端均为高电平时的输出电压值。⑶开门电平UON使输出电压为标准低电平USL（约为0.4V）的最小输入高电平值。⑷关门电平UOFF使输出电压为标准高电平USH（约为2.4V）的最大输入低电平值。⑸扇出系数NO它是指与非门输出端最多能接同类与非门的个数。⑹平均传输延迟时间tpd它是表示开关速度的一个参数。一般可以理解为从输入变化（从低到高或从高到低）时算起到输出有变化（也是从高到低或从低到高）所需的时间。TTL与非门的主要参数可查阅有关TTL电路手册。典型的TTL与非门产品74LS20（4输入二与非门）的管脚排列图如图12-4所示。其中标注为NC的是空管脚。（二）TTL与非门使用注意事项在TTL与非门使用过程中，若有多余或暂时不用的输入端，其处理的原则应保证其逻辑状态为高电平。一般方法有①剪断悬空或直接悬空；②与其它已用输入端并联使用；③将其接电源+UCC。电路的安装应尽量避免干扰信号的侵入，确保电路稳定工作。第二节MOS集成逻辑门电路目前，MOS器件在数字电路中已得到广泛应用。它的开关速度虽比TTL门电路低，但由于制造工艺简单、体积小、集成度高，因此特别适用于大规模集成制造。MOS电路的另一个特点是输入阻抗高（可达1010Ω以上），即直流负载很小，几乎不取用前级信号电流，因此有很高的扇出能力。MOS是金属-氧化物-半导体（Metal-Oxide-Semiconductor）绝缘栅场效应管构成的器件的简称。MOS集成电路有三种型式，即由N沟道增强型MOS管构成的NMOS电路、由P沟道增强型MOS管构成的PMOS电路以及兼有N沟道和P沟道的互补MOS电路（简称为CMOS电路）。PMOS电路的原理与NMOS电路的原理完全相同，只是电源极性相反而已。一、电路结构与工作原理（一）NMOS门电路1、NMOS反相器（非门）当uI=UIL＜UTH1（VT1管的开启电压）时，VT1管截止，VT2导通故uO=UDD－UTH2=UOH，输出为高电平。当uI=UIH＞UTH1时，VT1管导通，VT2管亦导通，这时其中RON1、RON2分别为VT1、VT2管导通时漏－源之间的电阻，称为导通电阻，要求RON1＜＜RON2。输出为低电平

（一）NMOS门电路2、NMOS与非门在左边电路中，只有当A、B都为高电平时，VT1、VT2管才能同时导通，输出Y为低电平；A、B中只要有一个为低电平，相应的MOS管截止，输出为高电平(UOH=UDD-UTH3)。正好符合“输入全高、输出为低；输入有低，输出为高”的与非逻辑功能，即（二）CMOS门电路1、CMOS反相器（非门）CMOS反相器无论输入高电平还是低电平，都有一个管子处于截止状态，因此静态电流极小（纳安级）由于静态时VT1和VT2总是一个导通另一个截止，即工作在互补状态，所以静态电流近似为零，静态功耗极小

CMOS非门两种状态下的等效电路ui＝0V时，VT1截止，VT2导通。输出电压uO＝UDD＝10VuI＝10V时，VT1导通，VT2截止。输出电压uO＝0VCMOS反相器的电压传输特性CMOS反相器电压传输特性曲线较接近理想开关，

处是管子导通与截止的转折点

2、CMOS与非门和或非门CMOS与非门①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。2、CMOS与非门和或非门CMOS与非门①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。CMOS或非门①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。二、MOS门电路使用注意事项(1)避免静电损坏由于MOS器件的输入电阻大（1010Ω以上）、输入电容小（1～2pF）。在使用过程中，如果一些容量较大的带电体与其接触，MOS管的栅极电容将通过静电感应产生电荷，由于栅极一衬底之间的电容很小，即使感应少量电荷也将在栅－衬间产生较高的感应电压使其栅极绝缘层击穿而造成永久性破坏。因此在使用MOS器件时应该使所有与MOS电路直接接触的工具、测试设备可靠接地。在存放、安装和使用过程中，应尽量避免栅极悬空。(2)多余或暂时不用的输入端的处理MOS输入电阻很高，易受外界干扰信号的影响，所以，MOS电路的多余或暂时不用的输入端不能悬空。只能按功能的要求接地或接电源或与其它输入端并联使用。第三节组合逻辑电路的分析与设计方法

一、组合逻辑电路的分析方法电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关——组合逻辑电路。组合逻辑电路的分析，就是根据已知的组合逻辑电路，找出输出信号与输入信号间的关系，并确定其逻辑功能。1、组合逻辑电路分析的一般步骤（1）根据给定逻辑电路图，从输入到输出逐级写出输出逻辑函数式。（2）整理化简逻辑函数。（3）列出逻辑函数的真值表。（4）分析真值表，确定电路的逻辑功能。

2、分析举例例组合电路如左图所示，试分析其逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式（2）化简与变换：（3）由表达式列出真值表；（4）分析逻辑功能。二、组合逻辑电路的设计方法组合逻辑电路的设计，就是根据给定的实际问题，求出能实现这一逻辑要求的最简（或最合理）逻辑电路

1．设计的一般步骤（1）分析设计要求，找出变量及函数并进行逻辑赋值。（2）列出真值表。（3）由真值表求出逻辑函数表达式。（4）化简逻辑函数。（5）根据最简（或最合理）表达式，画出相应的逻辑图。2．设计举例例在举重比赛中，有一名主裁判和两名副裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯才亮。试用与非门设计该电路。解：设主裁判为变量A，副裁判分别为B和C；按下电钮为1，不按为0。表示成功与否的灯为Y，合格为1，否则为0。（1）根据逻辑要求列出真值表，（2）由真值表写出表达式，（3）化简逻辑函数（用公式法或卡诺图法），（4）画出逻辑电路图

＆＆＆ABACY【例12-3】比较器是控制设备中经常采用的电路。大小比较器是用来比较两数大小的电路，试设计一个一位二进制数的大小比较器。解：⑴分析实际问题，确定逻辑变量，进行逻辑赋值。该问题的输入变量只有二个，即两个一位二进制数，设它们为A、B，并设定逻辑赋值与其数值相同。输出变量要体现三种情况，即A＞B、A＜B和A=B，可以设定三个输出变量。也可以设定两个输出变量，用它们的三种组合来表示以上三种情况。设输出为X、Y，并用XY=10表示A＞B，XY=01表示A＜B，XY=11表示A=B。⑵根据实际问题列真值表

⑶由真值表写逻辑函数式，并化简⑷画出实现X、Y的逻辑图ABXY0011010110111101真值表逻辑函数表达式逻辑图第四节集成组合逻辑部件编码器译码器加法器数据选择器数据分配器数值比较器MediumScaleIntegratedCircuits中规模数字集成电路常见组合逻辑电路是指能够完成一定逻辑功能的电路，生产厂家专门为这种需求设计出了集成电路一、译码器译码器是实现译码的组合逻辑电路。所谓译码就是要把输入变量组合代码所表示的含义翻译成相应的输出信号。

（一）二进制译码器将输入二进制代码译成相应输出信号的电路，称为二进制译码器。常见的二进制译码器有：线—4线译码器、3线—8线译码器、4线—16线译码器右上图是一种3线－8线译码器74LS138的管脚排列图，下一张是它的内部逻辑图，其功能表见功能表。输入端输出端使能选择G1CBA×0111111111×00000000××00001111××00110011××010101011101111111111011111111110111111111101111111111011111111110111111111101111111111074LS138的功能表（二）显示译码器专门用来驱动数码显示器件工作的译码器称为显示译码器1、数字显示器件用来显示数字、文字或图形符号一类器件的总称显示方式分段式字形重叠式点矩阵式发光材料半导体显示器（LED）液晶显示器(LCD)荧光显示器辉光显示器分段式半导体数码显示器（数码管）。这种数码管由七段发光材料构成，每一段实际上是一个发光二极管LED，它的发光机理是该段LED加正向电压导通而发光，加反向电压或零偏截止而不发光。七段显示LED数码管有共阴极和共阳极两种接法的产品

(a)共阴极接法 (b)共阳极接法2、显示译码器作为专门驱动数码管工作的译码器与二进制译码器的区别是：对于一个特定的代码输入，七个输出端可能同时有多个输出端有信号输出。74LS48是一种BCD－7段字型显示（共阴极）的译码器/驱动器。十进制数输入端输出端显示012345678911111111111××××××××000000001100001111000011001100010101010111111111111011011111111110011111011111111011011011101000101010001110110011111011101112131415111111×××××111111001111110011010101111111000100001000010000110110100010001110111110×10×0××0××0××0××0×001001001001001001001001abcdefgDCBA二、编码器赋予一个二进制代码以特定的含义的过程称作编码，实现编码的电路称为编码器。(一)10线－4线8421码编码器8421编码器有10个输入端，4个输出端，它能把十进制数转换为8421BCD码。这种电路可视为计算键盘上输入数字的方式。如输入键符9，编码器输出为1001，然后通过译码显示9。

74LS147是一集成的10线－4线编码器。其管脚排列图如右图所示。输入端输出端1××××××××01×××××××011××××××0111×××××01111××××011111×××0111111××01111111×0111111110111111