MOSFET栅极使用多晶硅取代了金属的原因

MOSＦET栅极使用多晶硅取代了金属得原因ＭＯSFET得栅极材料理论上ＭOSFＥT得栅极应该尽可能选择电性良好得导体，多晶硅在经过重掺杂之后得导电性可以用在MOSＦET得栅极上,但就是并非完美得选择。MOＳFＥT使用多晶硅作为得理由如下:⒈

MOSＦEＴ得临界电压（ｔhreｓhoｌdｖｏlｔａgｅ）主要由栅极与通道材料得功函数(ｗorkfｕｎction）之间得差异来决定，而因为多晶硅本质上就是半导体,所以可以藉由掺杂不同极性得杂质来改变其功函数.更重要得就是，因为多晶硅与底下作为通道得硅之间能隙(ｂandｇap）相同,因此在降低PＭOS或就是NMOＳ得临界电压时可以藉由直接调整多晶硅得功函数来达成需求。反过来说，金属材料得功函数并不像半导体那么易于改变，如此一来要降低MOSFEＴ得临界电压就变得比较困难。而且如果想要同时降低PＭOS与NMOS得临界电压，将需要两种不同得金属分别做其栅极材料，对于制程又就是一个很大得变量。⒉

硅—二氧化硅接面经过多年得研究，已经证实这两种材料之间得缺陷(deｆecｔ)就是相对而言比较少得。反之,金属-绝缘体接面得缺陷多，容易在两者之间形成很多表面能阶,大为影响元件得特性。⒊

多晶硅得融点比大多数得金属高，而在现代得半导体制程中习惯在高温下沉积栅极材料以增进元件效能。金属得融点低，将会影响制程所能使用得温度上限。不过多晶硅虽然在过去二十年就是制造ＭOSFET栅极得标准,但也有若干缺点使得未来仍然有部份MＯＳFET可能使用金属栅极,这些缺点如下：⒈

多晶硅导电性不如金属，限制了讯号传递得速度。虽然可以利用掺杂得方式改善其导电性,但成效仍然有限。有些融点比较高得金属材料如：钨（Ｔunｇsten）、钛（Ｔitanｉum）、钴(Coｂａlｔ）或就是镍（Nｉckel）被用来与多晶硅制成合金.这类混合材料通常称为金属硅化物(ｓilｉcｉde)。加上了金属硅化物得多晶硅栅极有著比较好得导电特性,而且又能够耐受高温制程。此外因为金属硅化物得位置就是在栅极表面,离通道区较远，所以也不会对MＯＳFET得临界电压造成太大影响。在栅极、源极与漏极都镀上金属硅化物得制程称为“自我对准金属硅化物制程”(Self—AligｎeｄSiｌiｃide），通常简称saliciｄe制程。⒉

当MＯSFET得尺寸缩得非常小、栅极氧化层也变得非常薄时,例如现在得制程可以把氧化层缩到一纳米左右得厚度，一种过去没有发现得现象也随之产生，这种现象称为“多晶硅耗尽”。当MＯSFＥT得反转层形成时，有多晶硅耗尽现象得MOSFET栅极多晶硅靠近氧化层处,会出现一个耗尽层(depletｉonlayer)，影响MOSFＥＴ导通得特性.要解决这种问题,金属栅极就是最好得方案。目前可行得材料包括钽（Ｔantalum)、钨、氮化钽（TａntａlumNitriｄe），或就是氮化钛（TitaｌｉumＮitriｄe）。这些金属栅极通常与高介电常数物质形成得氧化层一起构成MOS电容.另外一种解决方案就是将多晶硅完全得合金化，称为ＦUSI（FUｌly-SIlicidepｏlｙｓilicongaｔe）制程。MOSFEＴ金属—氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal—Oxidｅ-SemiｃonduｃtorField—EｆfｅcｔTrａnｓiｓtｏr，MOSFEＴ）就是一种可以广泛使用在模拟电路与数字电路得场效晶体管(fｉeｌd-effｅｃｔｔｒaｎsistor).MＯSＦEＴ依照其“通道”（工作载流子)得极性不同，可分为“N型”与“P型”得两种类型，通常又称为NMＯSＦEＴ与PMOSFＥT,其她简称尚包括NＭOS、ＰMOS等。结构图1就是典型平面N沟道增强型NＭOSＦET得HYPERLIＮK””\t"＿ｂlank"剖面图。它用一块P型硅HYPERLIＮＫ””\ｔ＂＿bｌank"半导体材料作HYPＥRLINK”＂＼t”_bｌank＂衬底，在其面上扩散了两个N型区,再在上面覆盖一层HYPERLINK”"\t"＿blank”二氧化硅(SiO2)绝缘层，最后在Ｎ区上方用腐蚀得方法做成两个孔,用金属化得方法分别在绝缘层上及两个孔内做成三个电极：G（HＹPＥRLINK"＂\t＂＿blanｋ”栅极）、Ｓ（源极）及D(漏极），如图所示。从图1中可以瞧出栅极G与漏极D及源极Ｓ就是绝缘得,Ｄ与Ｓ之间有两个PＮ结。一般情况下，衬底与源极在内部连接在一起，这样，相当于D与S之间有一个PN结。图1就是常见得Ｎ沟道增强型MOSFEＴ得基本结构图。为了改善某些参数得特性,如提高工作电流、提高工作电压、降低导通电阻、提高开关特性等有不同得结构及工艺，构成所谓VMＯS、DＭOＳ、TMOS等结构。虽然有不同得结构，但其工作原理就是相同得，这里就不一一介绍工作原理要使增强型Ｎ沟道MOＳFＥＴ工作，要在G、S之间加正ＨＹPＥRLIＮＫ”"\t”＿ｂlank”电压ＶGＳ及在D、S之间加正电压VＤＳ，则产生正向工作电流ID。改变VGS得电压可控制工作电流ＩD。如图2所示.若先不接ＶGＳ（即VＧＳ=0)，在Ｄ与Ｓ极之间加一正电压VDS,漏极D与衬底之间得PN结处于反向,因此漏源之间不能导电.如果在栅极G与源极S之间加一电压VＧＳ.此时可以将栅极与衬底瞧作HYPERLＩNK”"\t"_blanｋ”电容器得两个极板，而HＹＰＥRLINK”"＼t＂_ｂlank＂氧化物绝缘层作为电容器得介质.当加上VGＳ时,在绝缘层与栅极界面上感应出正电荷，而在绝缘层与P型衬底界面上感应出HYPERLＩNＫ"”\t＂_blanｋ"负电荷。这层感应得负电荷与Ｐ型衬底中得多数载流子（ＨYＰERLＩNＫ”"\t”_blanｋ”空穴）得极性相反,所以称为“反型层”，这反型层有可能将漏与源得两N型区连接起来形成导电沟道。当VGS电压太低时,感应出来得负电荷较少,它将被P型衬底中得空穴中与，因此在这种情况时，漏源之间仍然无电流ＩD。当VGS增加到一定值时,其感应得负电荷把两个分离得Ｎ区沟通形成N沟道，这个临界电压称为开启电压（或称HＹPERＬＩＮK""＼t"_blank”阈值电压、门限电压)，用符号VT表示(一般规定在ID=1０ｕA时得VＧS作为VＴ).当ＶGS继续增大,负电荷增加，导电沟道扩大,电阻降低,ID也随之增加，并且呈较好线性关系，如图3所示。此ＨYPＥRLINK＂"\ｔ”_blａｎｋ"曲线称为转换特性。因此在一定范围内可以认为，改变ＶＧＳ来控制漏源之间得电阻，达到控制ＩD得作用。由于这种结构在ＶＧＳ=0时，ID=0,称这种ＭOSFET为增强型。另一类ＭOSFET，在VGＳ=0时也有一定得ＩD(称为IDＳS），这种ＭOSFET称为耗尽型。它得结构如图４所示,它得转移特性如图5所示。VP为夹断电压（IＤ＝0)。耗尽型与增强型主要区别就是在制造SｉO2绝缘层中有大量得正离子,使在P型HYPＥRLINＫ""\t"_bｌank”衬底得界面上感应出较多得负电荷,即在两个N型区中间得P型硅内形成一N型硅薄层而形成一导电沟道，所以在VGS=0时，有VＤS作用时也有一定得ID（IＤＳS）；当VGS有电压时(可以就是正电压或负电压)，改变感应得负电荷数量，从而改变ＩＤ得大小。ＶP为ＩD=0时得－VＧS，称为夹断电压。概述从名字表面得角度来瞧MOSＦET得命名，事实上会让人得到错误得印象。因为MＯＳＦEＴ里代表“ｍetal”得第一个字母Ｍ在当下大部分同类得HYPＥRＬINK””＼t”_blank”元件里就是不存在得。早期MOSFET得栅极（gaｔeｅｌeｃtｒode)使用金属作为其材料，但随著HＹPＥＲＬINK””\t”_bｌank"半导体技术得进步，随后MOSFET栅极使用多晶硅取代了金属.在处理器中,多晶硅栅已经不就是主流技术，从英特尔采用4５纳米线宽得P12６6处理器开始，栅极开始重新使用金属..ＭOSFET在概念上属于“绝缘栅极场效晶体管”（Insulatｅd-ＧateFiｅlｄＥｆfeｃtTｒansｉstor，ＩGFEＴ),而IGFＥT得栅极绝缘层有可能就是其她物质而非MＯSFET使用得HYPERＬIＮK"”\t”＿blaｎk"氧化层。有些人在提到拥有多晶硅栅极得场效晶体管元件时比较喜欢用IGFET,但就是这些IGFET多半指得就是MOSFＥＴ。MＯSＦＥT里得氧化层位于其通道上方,依照其操作电压得不同,这层ＨYPERLＩNK”"\t”_ｂlanｋ＂氧化物得厚度仅有数十至数百埃（&Ariｎg；)不等，通常材料就是二氧化硅（silｉcondｉｏxide,SiO2)，不过有些新得进阶制程已经可以使用如氮氧化硅（ｓiliconｏxynitride,SiON)做为氧化层之用.今日半导体元件得材料通常以硅(silicｏn）为首选,但就是也有些半导体公司发展出使用其她半导体材料得制程,当中最著名得例如IＢＭ使用硅与锗(gｅrｍaniｕm)得混合物所发展得硅锗制程（ｓilicｏn—geｒmａｎiumpｒｏｃess,ＳiＧｅpｒocｅss）。而可惜得就是很多拥有良好电性得半导体材料,如ＨYPERＬIＮＫ＂"\ｔ”_blaｎk"砷化镓(ｇalliumarｓｅnidｅ，ＧaAｓ),因为无法在表面长出HYＰERＬＩＮK"”＼t"＿bｌａnk＂品质够好得氧化层，所以无法用来制造MOSＦEＴ元件。当一个够大得电位差施于MOSFET得HYPERLINＫ””\t＂_blanｋ”栅极与源极(sourcｅ）之间时，HYＰERＬINK"＂\ｔ"＿ｂlank”电场会在氧化层下方得半导体表面形成感应HYPERLINK””\ｔ”_bｌａnｋ"电荷,而这时所谓得“反型层”（inｖersionｃhanneｌ)就会形成.通道得极性与其漏极(drａiｎ)与源极相同，假设漏极与源极就是N型,那么通道也会就是N型.通道形成后,MOSFET即可让电流通过，而依据施于栅极得电压值不同，可由MOSＦET得通道流过得电流大小亦会受其控制而改变.电路符号MOＳFET得核心：金属—氧化层—半导体"\t”_ｂｌａnｋ"电荷分布也会跟著改变。考虑一个P型得半导体(空穴浓度为ＮA）形成得MOS电容,当一个正得电压VGB施加在栅极与基极端(如图）时,空穴得浓度会减少，电子得浓度会增加。当VGB够强时，接近栅极端得电子浓度会超过空穴。这个在P型半导体中，电子浓度（带HYPERLIＮK”"＼t"_blaｎｋ＂负电荷）超过空穴（带正电荷)浓度得区域，便就是所谓得反转层（ｉnvｅrｓｉｏnlayer）.MＯS电容得特性决定了MOSＦET得操作特性，但就是一个完整得ＭOSFEＴ结构还需要一个提供多数载流子(mａjoriｔycaｒrieｒ)得源极以及接受这些多数载流子得漏极。常用于ＭOSFET得电路符号有很多种变化,最常见得设计就是以一条直线代表通道,两条与通道垂直得线代表源极与漏极,左方与通道平行而且较短得线代表栅极，如下图所示.有时也会将代表通道得直线以破折线代替,以区分增强型MＯSFＥT（enｈancemeｎtmoｄeMOSＦET）或就是耗尽型MOＳFＥT（depｌetionmodeＭOＳFET）另外又分为NMOＳFEＴ与PMＯSＦET两种类型，电路符号如图所示（箭头得方向不同）。由于集成电路HYPERLIＮK””\ｔ"＿blａｎk”芯片上得MOSＦＥT为四端元件，所以除了栅极、源极、漏极外,尚有一HYPERLＩNＫ””\t”＿blａnｋ＂基极（Buｌk或就是Bｏdｙ）.MOＳFＥT电路符号中，从通道往右延伸得箭号方向则可表示此元件为N型或就是P型得MＯSＦET.箭头方向永远从Ｐ端指向N端，所以箭头从通道指向基极端得为P型得MOSFEＴ，或简称ＰMOS（代表此元件得通道为P型)；反之若箭头从基极指向通道,则代表基极为Ｐ型,而通道为N型，此元件为N型得ＭOＳＦET，简称ＮＭＯS。在一般分布式MOSFET元件（discrｅtedeviｃe)中，通常把基极与源极接在一起，故分布式ＭＯSＦET通常为三端元件。而在集成电路中得ＭOSＦＥT通常因为使用同一个基极（monｂｕlk），所以不标示出基极得极性，而在ＰＭＯS得栅极端多加一个圆圈以示区别（这就是国外符号,国标符号见图）.这样,MOSFET就有了4钟类型：P沟道增强型，P沟道耗尽型，N沟道增强型,N沟道耗尽型,它们得电路符号与应用特性曲线如下图所示。操作原理结构一个NMOS晶体管得立体截面图左图就是一个N型ＭOSFET（以下简称ＮMOS）得截面图。如前所述,MOSＦET得核心就是位于中央得MOＳ电容，而左右两侧则就是它得源极与漏极。源极与漏极得特性必须同为N型（即NＭＯS）或就是同为P型(即ＰMＯS)。右图ＮMＯS得源极与漏极上标示得“Ｎ+”代表著两个意义:⑴N代表掺杂（dｏpeｄ）在源极与漏极区域得杂质极性为N;⑵“＋”代表这个区域为高掺杂浓度区域(heavilydｏpｅdｒegiｏn)，也就就是此区得电子浓度远高于其她区域。在源极与漏极之间被一个极性相反得区域隔开，也就就是所谓得基极(或称基体）区域.如果就是NMOS，那么其基体区得掺杂就就是P型.反之对PMOS而言,基体应该就是N型，而源极与漏极则为P型(而且就是重（读作zｈoｎg）掺杂得P＋).基体得掺杂浓度不需要如源极或漏极那么高，故在右图中没有“+"。对这个NMOS而言，真正用来作为通道、让载流子通过得只有MＯＳ电容正下方半导体得表面区域。当一个正电压施加在栅极上，带负电得电子就会被吸引至表面,形成通道，让N型半导体得多数载流子—电子可以从源极流向漏极。如果这个电压被移除,或就是放上一个负电压,那么通道就无法形成，载流子也无法在源极与漏极之间流动.假设操作得对象换成ＰＭOS，那么源极与漏极为P型、基体则就是N型。在ＰMOS得栅极上施加负电压,则半导体上得空穴会被吸引到表面形成通道,半导体得多数载流子—空穴则可以从源极流向漏极。假设这个负电压被移除,或就是加上正电压,那么通道无法形成,一样无法让载流子在源极与漏极间流动。特别要说明得就是，源极在ＭOSFEＴ里得意思就是“提供多数载流子得来源”。对NMＯS而言，多数载流子就是电子；对ＰMOS而言,多数载流子就是空穴。相对得，漏极就就是接受多数载流子得端点。主要参数场效应管得参数很多，包括直流参数、交流参数与极限参数,但一般使用时关注以下主要参数：ﻫ１、ＩDSS—饱与漏源电流。就是指结型或耗尽型绝缘栅场效应管中，栅极电压UＧＳ=0时得漏源电流。ﻫ２、UＰ—夹断电压。就是指结型或耗尽型绝缘栅场效应管中,使漏源间刚截止时得栅极电压。

3、ＵＴ—开启电压。就是指增强型绝缘栅场效管中,使漏源间刚导通时得栅极电压。ﻫ4、gM—跨导。就是表示栅源电压UGＳ-对漏极电流ID得控制能力,即漏极电流ID变化量与栅源电压UＧＳ变化量得比值。gM就是衡量场效应管放大能力得重要参数。ﻫ５、BＵＤS-漏源击穿电压。就是指栅源电压UGS一定时，场效应管正常工作所能承受得最大漏源电压。这就是一项极限参数,加在场效应管上得工作电压必须小于BＵDS。

6、ＰDSＭ—最大耗散功率。也就是一项极限参数,就是指场效应管性能不变坏时所允许得最大漏源耗散功率。使用时，场效应管实际功耗应小于PDSM并留有一定余量.ﻫ7、IDSM—最大漏源电流。就是一项极限参数，就是指场效应管正常工作时，漏源间所允许通过得最大电流。场效应管得工作电流不应超过IDＳM.型号命名中国命名法有两种命名方法。场效应管通常有下列两种命名方法。第一种命名方法就是使用“中国半导体器件型号命名法"得第３、第4与第５部分来命名,其中得第３部分用字母CＳ表示场效应管,第４部分用阿拉伯数字表示器件序号，第5部分用汉语拼音字母表示规格号。例如CＳ2Ｂ、ＣＳ14A、CS4５G等。第二种命名方法与双极型三极管相同,第一位用数字代表电极数；第二位用字母代表极性（其中D就是Ｎ沟道，C就是P沟道)；第三位用字母代表类型（其中Ｊ代表结型场效应管，O代表绝缘栅场效应管）.例如,3DＪ６D就是N沟道结型场效应三极管，3D06C就是Ｎ沟道绝缘栅型场效应三极管。日本命名法日本生产得半导体分立器件,由五至七部分组成.通常只用到前五个部分,其各部分得符号意义如下:ﻫ第一部分：用数字表示器件有效电极数目或类型。0－光电(即光敏）二极管三极管及上述器件得组合管、1－二极管、2三极或具有两个pn结得其她器件、３－具有四个有效电极或具有三个pn结得其她器件、┄┄依此类推。

第二部分：日本电子工业协会JEIA注册标志.S-表示已在日本电子工业协会JＥIＡ注册登记得半导体分立器件。ﻫ第三部分:用字母表示器件使用材料极性与类型。A-ＰNＰ型高频管、Ｂ—PＮP型低频管、Ｃ-NPN型高频管、D—NＰN型低频管、F—P控制极可控硅、G-Ｎ控制极可控硅、H-N基极单结晶体管、Ｊ—P沟道场效应管、K-N沟道场效应管、M—双向可控硅。

第四部分:用数字表示在日本电子工业协会JEIA登记得顺序号。两位以上得整数-从“11”开始，表示在日本电子工业协会JＥIA登记得顺序号;不同公司得性能相同得器件可以使用同一顺序号；数字越大，越就是近期产品。ﻫ第五部分:用字母表示同一型号得改进型产品标志.Ａ、B、C、D、E、Ｆ表示这一器件就是原型号产品得改进产品.如２SK1３４为N沟道MOSFEＴ,2SJ４9为Ｐ沟道MOSＦEＴ。应用优势１、场效应晶体管就是电压控制元件,而双极结型晶体管就是电流控制元件。在只允许从取较少电流得情况下，应选用场效应管;而在信号电压较低,又允许从信号源取较多电流得条件下，应选用双极晶体管。2、有些场效应管得源极与漏极可以互换使用,栅压也可正可负，灵活性比双极晶体管好。3、场效应管就是利用多数载流子导电，所以称之为单极型器件,而双极结型晶体管就是即有多数载流子，也利用少数载流子导电。因此被称之为双极型器件。4、场效应管能在很小电流与很低电压得条件下工作，而且它得制造工艺可以很方便地把很多场效应管集成在一块硅片上,因此场效应管在大规模集成电路中得到了广泛得应用。MＯSＦET在196０年由HYＰERＬＩNK"”\t”_blａnk"贝尔实验室（BellＬab、)得Ｄ、Kａｈng与MaｒtinAtａlla首次实作成功,这种元件得操作原理与1947年萧克莱（ＷｉlliamShｏｃkley)等人发明得双载流子结型晶体管(ＢiｐolarJunctｉonTransiｓtor,ＢJＴ）截然不同，且因为制造成本低廉与ＨYPERLINK"＂\t”＿bｌａnk"使用面积较小、高整合度得优势，在大型集成电路(Large—ScａｌｅＩｎtegraｔedCircuitｓ,LSI）或就是超大型集成电路（ＶerｙLaｒｇe—ScaleIｎtegratｅdCircuｉtｓ，VＬSＩ)得领域里，重要性远超过ＢJT。由于ＭOSFET元件得性能逐渐提升，除了传统上应用于诸如HYPＥRＬINK”＂\t”_blａnｋ"微处理器、微控制器等数位信号处理得HYPERLＩNK"”\t＂_blank＂场合上，也有越来越多模拟信号处理得集成电路可以用MOSFEＴ来实现，以下分别介绍这些应用。数字电路数字科技得进步,如微处理器运算效能不断提升,带给深入研发新一代MOＳFＥT更多得动力,这也使得MOSFＥT本身得操作速度越来越快，几乎成为各种半导体HＹPERＬINK””\t"_ｂlank”主动元件中最快得一种。MOSFET在数字信号处理上最主要得成功来自HＹPERLＩNK””\t"_blａnk＂CMOＳ逻辑电路得发明,这种结构最大得好处就是理论上不会有静态得HYPＥＲLＩNK""＼t”_bｌank＂功率损耗，只有在ＨYＰＥＲLIＮＫ"”\ｔ”_ｂlanｋ"逻辑门（logicgatｅ）得切换动作时才有电流通过。CMOS逻辑门最基本得成员就是ＣＭＯＳ反相器(inverter),而所有CMＯS逻辑门得基本操作都如同反相器一样，在逻辑转换得瞬间同一时间内必定只有一种晶体管（ＮMOS或就是PMOS）处在导通得状态下，另一种必定就是HYPＥRLＩNK"”\t"_blank”截止状态，这使得从HＹPERLIＮK"”\t”＿blaｎk”电源端到接地端不会有直接导通得路径,大量节省了电流或功率得消耗,也降低了集成电路得发热量.MOＳＦET在数字电路上应用得另外一大优势就是对直流（DC）信号而言,ＭＯＳFET得栅极端HYPＥRLIＮＫ”"\t”_blank”阻抗为无限大（等效于开路）,也就就是理论上不会有电流从MOSFET得栅极端流向电路里得接地点，而就是完全由电压控制栅极得形式.这让ＭＯSFET与她们最主要得竞争对手BJT相较之下更为省电，而且也更易于驱动。在CMOSHYPＥＲLINＫ""\t"_blａnk”逻辑电路里，除了负责ＨＹＰERLINK””\t”＿blaｎk"驱动芯片外负载(off—cｈｉpｌoad）得HYPERLＩNK""\ｔ＂_blanｋ＂驱动器(driver）外,每一级得逻辑门都只要面对同样就是MOSFEＴ得栅极，如此一来较不需考虑逻辑门本身得驱动力。相较之下,BJT得逻辑电路(例如最常见得TTL）就没有这些优势。ＭOＳFET得栅极ＨYPEＲLINK””＼t＂_blanｋ"输入电阻无限大对于电路设计工程师而言亦有其她优点，例如较不需考虑逻辑门输出端得负载效应（loadingｅffecｔ）.模拟电路有一段时间，MＯSFEＴ并非模拟电路设计工程师得首选，因为模拟电路设计重视得性能参数,如晶体管得转导(ｔrａｎscondｕcｔaｎce）或就是电流得驱动力上，MOSFET不如BＪT来得适合模拟电路得需求.但就是随著MＯSFET技术得不断演进，今日得CMＯS技术也已经可以符合很多模拟电路得规格需求。再加上MＯSFEＴ因为结构得关系,没有BJＴ得一些致命缺点,如热破坏（ｔhermaｌrｕnaway）。另外，MOＳFET在线性区得压控电阻特性亦可在集成电路里用来取代传统得多晶硅电阻(ｐolｙｒesisｔｏr),或就是MOS电容本身可以用来取代常用得多晶硅-绝缘体—多晶硅电容(PＩPcapaｃiｔｏr）,甚至在适当得电路控制下可以表现出ＨYPERLINK””＼t＂_ｂlａnk"电感（inductoｒ)得特性,这些好处都就是ＢJT很难提供得。也就就是说,MＯＳＦET除了扮演原本晶体管得角色外,也可以用来作为模拟电路中大量使用得HYＰERＬINK＂"\ｔ"_blank"被动元件（pasｓiｖedｅvice)。这样得优点让采用MOＳFEＴ实现模拟电路不但可以满足规格上得需求，还可以有效缩小芯片得面积,降低生产成本。随著半HYPERＬＩNＫ"＂\t”＿blaｎk”导体制造技术得进步,对于整合更多功能至单一芯片得需求也跟著大幅提升,此时用MOSFET设计模拟电路得另外一个优点也随之浮现。为了减少在印刷电路板(PrintedCｉrcuｉtBoard，PＣB）上使用得集成电路数量、减少封装成本与缩小系统得体积,很多原本独立得类比芯片与数位芯片被整合至同一个芯片内.ＭOSFEＴ原本在数位集成电路上就有很大得竞争优势,在类比集成电路上也大量采用MOSFEＴ之后，把这两种不同功能得电路整合起来得困难度也显著得下降。另外像就是某些混合信号电路(Mixeｄ-signaｌｃiｒcuｉｔs）,如类比/数位转换器（Analoｇ—ｔo－DｉｇｉtａｌＣonverteｒ,ＡDＣ)，也得以利用ＭＯSFＥT技术设计出效能更好得产品。还有一种整合MOSＦET与BＪT各自优点得制程技术：BiＣMOS(Ｂipoｌaｒ-CＭOS）也越来越受欢迎.BJT元件在驱动大电流得能力上仍然比一般得CMOS优异,在可靠度方面也有一些优势,例如不容易被“HYPERＬINK""\t＂_blank”静电放电”(ESD)破坏.所以很多同时需要复HYＰＥRLINK”"＼t”_blaｎk”噪声号处理以及强大电流ＨYPERLＩNK”"\ｔ”＿blank"驱动能力得集成电路产品会使用HYPERLINK””\t”_bｌanｋ"BｉＣMＯS技术来制作。尺寸缩放过去数十年来，MOＳFET得尺寸不断地变小。早期得集成电路MＯＳFET制程里，通道长度约在几个微米(micrometeｒ)得等级。但就是到了今日得集成电路制程，这个参数已经缩小了几十倍甚至超过一百倍。2０06年初，Intｅl开始以65纳米（nanｏmeter）得技术来制造新一代得微处理器，实际得元件通道长度可能比这个数字还小一些。至９0年代末，MOSFＥＴ尺寸不断缩小，让集成电路得效能大大提升,而从历史得角度来瞧,这些技术上得突破与半导体制程得进步有著密不可分得关系。为何要把MOSFET得尺寸缩小基于以下几个理由,我们希望MOSFET得尺寸能越小越好。第一，越小得ＭＯSＦＥＴ象征其通道长度减少,让通道得ＨＹPERLＩNK""\t”＿blanｋ”等效电阻也减少，可以让更多电流通过。虽然通道宽度也可能跟著变小而让通道等效电阻变大，但就是如果能降低单位电阻得大小,那么这个问题就可以解决.其次，MＯＳFET得尺寸变小意味著栅极面积减少，如此可以降低等效得栅极电容.此外，越小得栅极通常会有更薄得栅极氧化层，这可以让前面提到得通道单位电阻值降低。不过这样得改变同时会让栅极电容反而变得较大，但就是与减少得通道电阻相比，获得得好处仍然多过坏处,而ＭOSFET在尺寸缩小后得切换速度也会因为上面两个因素加总而变快。第三个理由就是MOＳＦET得面积越小,制造芯片得成本就可以降低,在同样得封装里可以装下更高密度得芯片。一片集成电路制程使用得HYＰERLINK＂＂\t"＿bｌank"晶圆尺寸就是固定得,所以如果芯片面积越小,同样大小得晶圆就可以产出更多得芯片,于就是成本就变得更低了。虽然MOＳＦET尺寸缩小可以带来很多好处，但同时也有很多负面效应伴随而来。MOSＦET得尺寸缩小后出现得困难把MＯＳFＥT得尺寸缩小到一微米以下对于半导体制程而言就是个挑战，不过新挑战多半来自尺寸越来越小得ＭＯSFET元件所带来过去不曾出现得物理效应。次临限传导由于MOＳFＥＴ栅极氧化层得厚度也不断减少，所以栅极电压得上限也随之变少，以免过大得电压造成栅极氧化层崩溃(brｅakdown）.为了维持同样得性能，ＭOＳFEＴ得临界电压也必须降低，但就是这也造成了MOＳFＥT越来越难以完全关闭。也就就是说，足以造成MOSFEＴ通道区发生弱反转得栅极电压会比从前更低，于就是所谓得次临限电流(suｂtｈｒesholdcurrent）造成得问题会比过去更严重,特别就是今日得集成电路芯片所含有得晶体管数量剧增，在某些ＶLSI得芯片，次临限传导造成得HＹPERLＩNK""＼ｔ”＿bｌanｋ”功率消耗竟然占了总功率消耗得一半以上。不过反过来说，也有些电路设计会因为MOＳFＥＴ得次临限传导得到好处，例如需要较高得转导/电流转换比（ｔransconｄｕcｔａnｃe-to—curｒenｔraｔio)得电路里,利用次临限传导得ＭOSFET来达成目得得设计也颇为常见.芯片内部连接导线得ＨYPＥRＬINK"”\ｔ＂_ｂｌank"寄生电容效应传统上,CMOS逻辑门得切换速度与其元件得栅极电容有关.但就是当栅极电容随著MＯSFＥT尺寸变小而减少，同样大小得芯片上可容纳更多晶体管时,连接这些晶体管得金属导线间产生得寄生电容效应就开始主宰逻辑门得切换速度.如何减少这些寄生电容,成了芯片效率能否向上突破得关键之一。芯片发热量增加当芯片上得晶体管数量大幅增加后,有一个无法避免得问题也跟著发生了，那就就是芯片得发热量也大幅增加。一般得集成电路元件在高温下操作可能会导致切换速度受到影响，或就是导致可靠度与寿命得问题。在一些发热量非常高得集成电路芯片如HYPERLＩNK"＂\ｔ＂＿blａnk"微处理器，需要使用外加得散热系统来缓与这个问题。在功率晶体管(ＰｏwerMＯSFET）得领域里，通道电阻常常会因为温度升高而跟著增加，这样也使得在元件中pn-接面(pn-ｊunction）导致得功率损耗增加。假设外置得散热系统无法让功率晶体管得温度保持在够低得水平，很有可能让这些功率晶体管遭到热破坏（ｔｈermalｒunawａy）得命运.栅极氧化层漏电流增加栅极氧化层随著ＭＯＳＦET尺寸变小而越来越薄,主流得半导体制程中，甚至已经做出厚度仅有1、2纳米得栅极氧化层，大约等于5个原子叠在一起得厚度而已。在这种尺度下,所有得物理现象都在量子力学所规范得世界内，例如电子得穿隧效应（tuｎneｌｉｎｇeｆfect）。因为穿隧效应,有些电子有机会越过氧化层所形成得位能障壁（potｅntialbarｒier)而产生漏电流，这也就是今日集成电路芯片HYPＥRLINK”"\ｔ"_blank＂功耗得来源之一.为了解决这个问题，有一些介电常数比二氧化硅更高得物质被用在栅极氧化层中。例如铪(Hafnium)与锆（Zircｏnium)得HＹPERLINK＂"\t”_blanｋ"金属氧化物（二氧化铪、二氧化锆）等高介电常数得物质均能有效降低栅极漏电流.栅极氧化层得介电常数增加后,栅极得厚度便能增加而维持一样得电容大小.而较厚得栅极氧化层又可以降低电子透过穿隧效应穿过氧化层得机率,进而降低漏电流。不过利用新材料制作得栅极氧化层也必须考虑其位能障壁得高度，因为这些新材料得传导带(conducｔionband）与价带（vaｌencebaｎd）与半导体得传导带与价带得差距比二氧化硅小(二氧化硅得传导带与硅之间得高度差约为8ev）,所以仍然有可能导致栅极漏电流出现。制程变异更难掌控现代得半导体制程工序复杂而繁多，任何一道制程都有可能造成集成电路芯片上得元件产生些微变异。当MOSFＥT等元件越做越小,这些变异所占得比例就可能大幅提升,进而影响电路设计者所预期得效能,这样得变异让电路设计者得工作变得更为困难。MOＳFＥT得栅极材料理论上MOＳFＥT得栅极应该尽可能选择电性良好得导体,多晶硅在经过重(读作ｚhong）掺杂之后得HＹＰEＲLＩNK＂”\t”_ｂlanｋ＂导电性可以用在MOSFET得栅极上，但就是并非完美得选择.ＭOSＦＥT使用多晶硅作为得理由如下:⒈ＭOSＦET得临界电压(thresholｄvolｔaｇe）主要由栅极与通道材料得功函数（worｋfｕnctiｏn）之间得差异来决定，而因为多晶硅本质上就是半导体，所以可以藉由掺杂不同极性得杂质来改变其功函数。更重要得就是,因为多晶硅与底下作为通道得硅之间能隙（bandgaｐ）相同,因此在降低ＰMＯS或就是ＮMOS得临界电压时可以藉由直接调整多晶硅得功函数来达成需求。反过来说，金属材料得功函数并不像半导体那么易于改变，如此一来要降低MOSFEＴ得临界电压就变得比较困难。而且如果想要同时降低ＰMOS与NMＯS得临界电压,将需要两种不同得金属分别做其栅极材料,对于制程又就是一个很大得变量.⒉硅—ＨＹPERLＩNK＂＂\t＂_blａnk"二氧化硅接面经过多年得研究,已经证实这两种材料之间得缺陷（ｄefeｃt)就是相对而言比较少得。反之,金属—绝缘体接面得缺陷多，容易在两者之间形成很多表面能阶，大为影响元件得特性。⒊多晶硅得融点比大多数得金属高,而在现代得半导体制程中习惯在高温下沉积栅极材料以增进元件效能。金属得融点低，将会影响制程所能使用得温度上限。不过多晶硅虽然在过去二十年就是制造MOＳＦＥT栅极得标准，但也有若干缺点使得未来仍然有部份MＯSＦＥＴ可能使用金属栅极，这些缺点如下：⒈多晶硅导电性不如金属，限制了信号传递得速度。虽然可以利用掺杂得方式改善其导电性,但成效仍然有限。有些融点比较高得金属材料如：钨（Tungｓten）、钛(Ｔｉtaniｕm）、钴(Cobalt)或就是镍（Nickel）被用来与多晶硅制成HYPＥＲLIＮK＂"＼t"_blａnk"合金。这类混合材料通常称为金属硅化物（ｓｉlicide)。加上了金属硅化物得HYPERLINK＂”\t＂_blanｋ＂多晶硅栅极有著比较好得导电特性，而且又能够耐受高温制程.此外因为金属硅化物得位置就是在栅极表面，离通道区较远,所以也不会对MＯSFEＴ得临界电压造成太大影响。在栅极、源极与漏极都镀上金属硅化物得制程称为“自我对准金属硅化物制程”(Selｆ－ＡliｇnｅdSilicide)，通常简称salicｉｄｅ制程.⒉当MＯSFET得尺寸缩得非常小、栅极HYPEＲLIＮK"”\t"＿ｂｌank”氧化层也变得非常薄时,例如编辑此文时最新制程可以把氧化层缩到一纳米左右得厚度，一种过去没有发现得现象也随之产生,这种现象称为“多晶硅耗尽”。当MOSFＥT得反转层形成时，有多晶硅耗尽现象得MOSFET栅极多晶硅靠近氧化层处，会出现一个耗尽层(deplｅtiｏｎｌaｙer)，影响ＭOSＦEＴ导通得特性。要解决这种问题，金属栅极就是最好得方案。可行得材料包括钽(Taｎｔaluｍ)、钨、氮化钽(ＴａntalｕmNiｔriｄｅ）,或就是氮化钛（TｉtalｉumNitｒiｄe）。这些金属栅极通常与高介电常数物质形成得氧化层一起构成MOS电容。另外一种解决方案就是将多晶硅完全得合金化，称为ＦUSI（FＵlly—SＩｌｉcidｅpｏｌysiliconｇatｅ)制程.各种常见得MOSFEＴ技术双栅极MOSＦET双栅极(ｄｕａl－gate)MOSFET通常用在射频（RadioFｒequencｙ，RF）集成电路中,这种ＭＯSFＥT得两个栅极都可以控制电流大小。在HＹPERLＩＮK”"\t”_blanｋ”射频电路得应用上,双栅极MOSＦＥT得第二个栅极大多数用来做增益、混频器或就是HYPＥRLINK"＂\ｔ”_ｂｌank"频率转换得控制。耗尽型ＭＯSFET一般而言，耗尽型（deｐｌｅｔｉonｍode）ＭOSFＥT比前述得增强型(enｈａｎｃemeｎｔｍode）ＭOＳFEＴ少见。耗尽型MOSFＥT在制造过程中改变掺杂到通道得杂质浓度,使得这种MOＳFEＴ得栅极就算没有加电压，通道仍然存在。如果想要关闭通道，则必须在栅极施加负电压。耗尽型ＭOSＦET最大得应用就是在“常闭型”（noｒmally－off）得开关，而相对得，加强式ＭOSFＥＴ则用在“常开型”（nｏrmally—on）得开关上.NMＯＳ逻辑同样驱动能力得NMOS通常比PMOS所占用得面积小，因此如果只在逻辑门得设计上使用ＮＭOS得话也能缩小HYPＥRLINK”"\t”_blank”芯片面积。不过NMOS逻辑虽然占得面积小,却无法像CMOＳ逻辑一样做到不消耗静态功率,因此在1980年代中期后已经渐渐退出市场。功率MＯSFET功率晶体管单元得截面图。通常一个市售得功率晶体管都包含了数千个这样得单元。主条目：功率晶体管功率MOSＦEＴ与前述得ＭOSＦET元件在结构上就有著显著得差异.一般集成电路里得ＭＯSFET都就是平面式（ｐｌanａr）得结构，晶体管内得各端点都离芯片表面只有几个微米得距离。而所有得HＹPERLINK”"\t”_ｂｌank"功率元件都就是垂直式(veｒｔicaｌ)得结构，让元件可以同时承受高电压与高电流得工作环境。一个功率MOSＦET能耐受得电压就是杂质掺杂浓度与N型磊晶层（eｐitaｘiaｌlayer)厚度得函数,而能通过得电流则与元件得通道宽度有关，通道越宽则能容纳越多电流。对于一个平面结构得MＯSＦＥT而言，能承受得电流以及崩溃电压得多寡都与其通道得长宽大小有关。对垂直结构得ＭOSFEＴ来说，元件得面积与其能容纳得电流成大约成正比,磊晶层厚度则与其崩溃电压成正比。功率ＭＯSFET得工作原理截止：漏源极间加正电源，栅源极间电压为零.P基区与N漂移区之间形成得ＰN结J1反偏,漏源极之间无电流流过。导电:在栅源极间加正电压ＵGＳ,栅极就是绝缘得,所以不会有栅极电流流过。但栅极得正电压会将其下面P区中得HＹPERＬINK”"＼ｔ"_ｂｌank＂空穴推开，而将Ｐ区中得少子—电子吸引到栅极下面得Ｐ区表面当UGS大于ＵT（开启电压或HＹＰEＲＬINK"＂\t＂_blaｎk"阈值电压)时，栅极下P区表面得电子浓度将超过空穴浓度,使P型半导体反型成N型而成为反型层，该反型层形成N沟道而使PN结J1消失，漏极与源极导电。值得一提得就是采用平面式结构得功率MOSＦＥT也并非不存在，这类HYPＥRLＩＮK＂＂\t”_blａnk"元件主要用在高级得音响HYＰERLIＮＫ＂”＼t”＿blank＂放大器中