集成电路封装(先进封装关键工艺part4)

04先进封装工艺PART。

。先进封装工艺集成电路封装先进封装简介摩尔定律的延伸受到物理极限、巨额资金投入等多重压力，迫切需要别开蹊径推动技术进步。而通过先进封装可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的成本，近年来先进封装技术不断演进，产业型态也展现出一些新的特征。传统上，封装的目的是将切割好的芯片进行固定、引线和塑封保护。但随着半导体技术的发展，越来越多前道工艺需要完成的步骤被引入后道工艺当中，两者的界限变得越来越模糊。随之而来的是，越来越多超越传统封装理念的先进封装技术被提出。先进封装主要涉及芯片厚度减小、尺寸增大及其对封装集成敏感度的提高，基板线宽距和厚度的减小，互联高度和中心距的减小，引脚中心距的减小，封装体结构的复杂度和集成度提高，以及最终封装体的小型化发展、功能的提升和系统化程度的提高。先进封装的关键工艺涉及芯片互联(WB/引线、FC/倒装、RDL/重布线、TSV/硅穿孔等)和基板(金属框架、陶瓷基板、有机基板、RDLstack/重布线堆叠、异构基板、转接基板等)，芯片、器件的保护与散热(塑封、倒装球栅阵列FcBGA和裸芯片/圆片级芯片尺寸封装WLCSP等)，以及不同引脚形式(引脚/Lead、无引脚/Non-lead、球栅阵列/BGA等)的结合。纵观封装技术的发展历程，从金属导线架到打线封装、倒装/覆晶封装（FCBGA）再到扇入型封装(Fan-in-Packaging)以及扇出型封装（Fan-out-Packaging）、2.5D和3D等先进的封装技术，可以看出其技术升级的趋势在于可以容纳更多的I/O数、减小芯片尺寸和厚度、整合更多异质芯片以达到封装小型化的需求，同时有效降低生产成本，最终应用于消费性、高速运算和专业性电子产品等应用。

。先进封装工艺集成电路封装先进封装简介传统封装其特点可总结如下，技术上：To-DIPLCC-QFP-BGA-CSP；引脚形状：长引线直插-短引线或无引线贴装-球状凸点焊接；装配方式：通孔封装-表面安装-直接安装；键合方式：引线连接-焊锡球连接。传统封装技术发展又可细分为三阶段。阶段一（1980以前）：通孔插装（ThroughHole，TH）时代，其特点是插孔安装到PCB上，引脚数小于64，节距固定，最大安装密度10引脚/cm2，以金属圆形封装（TO）和双列直插封装（DIP）为代表；阶段二（1980-1990）：表面贴装（SurfaceMount，SMT）时代，其特点是引线代替针脚，引线为翼形或丁形，两边或四边引出，节距1.27-0.44mm，适合3-300条引线，安装密度10-50引脚/cm2，以小外形封装（SOP）和四边引脚扁平封装（QFP）为代表；阶段三（1990-2000）：面积阵列封装时代，在单一芯片工艺上，以焊球阵列封装（BGA）和芯片尺寸封装（CSP）为代表，采用“焊球”代替“引脚”，且芯片与系统之间连接距离大大缩短。在模式演变上，以多芯片组件（MCM）为代表，实现将多芯片在高密度多层互联基板上用表面贴装技术组装成多样电子组件、子系统。

。先进封装工艺集成电路封装先进封装简介先进封装自20世纪90年代中期开始，基于系统产品不断多功能化的需求，同时也由于芯片尺寸封装（CSP）封装、积层式多层基板技术的引进，集成电路封测产业迈入三维叠层封装（3D）时代。具体特征表现为：（1）封装元件概念演变为封装系统；（2）单芯片向多芯片发展；（3）平面封装（MCM）向立体封装（3D）发展（4）倒装连接、TSV硅通孔连接成为主要键合方式。具体的先进封装囊括1.倒装（FC-FlipChip）、2.晶圆级封装（WLP-Waferlevelpackage）3.2.5D封装以及4.（POP/Sip/TSV）等立体式封装技术，其特征分述如下：3D封装技术：MCM技术集成多个集成电路芯片实现封装产品在面积上的集成，那么让芯片集成实现纵向上的集成则是3D封装技术的主要功效。3D封装可以通过两种方式实现：封装内的裸片堆叠和封装堆叠。封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。3D封装会综合使用倒装、晶圆级封装以及POP/Sip/TSV等立体式封装技术，其发展共划分为三个阶段：

第一阶段采用引线和倒装芯片键合技术堆叠芯片；第二阶段采用封装体堆叠（POP）；第三阶段采用硅通孔技术实现芯片堆叠。

。先进封装工艺集成电路封装先进封装简介先进封装优势先进封装提高加工效率，提高设计效率，减少设计成本。先进封装工艺技术主要包括倒装类（FlipChip,Bumping），晶圆级封装（WLCSP，FOWLP，PLP），2.5D封装（Interposer）和3D封装（TSV）等。以晶圆级封装为例，产品生产以圆片形式批量生产，可以利用现有的晶圆制备设备，封装设计可以与芯片设计一次进行。这将缩短设计和生产周期，降低成本。随着后摩尔定律时代的到来，传统封装已经不再能满足需求。传统封装的封装效率（裸芯面积/基板面积）较低，存在很大改良的空间。芯片制程受限的情况下，改进封装便是另一条出路。举例来说，QFP封装效率最高为30%，那么70%的面积将被浪费。DIP、BGA浪费的面积会更多。封装产品分级先进封装以更高效率、更低成本、更好性能为驱动。先进封装技术于上世纪90年代出现，通过以点带线的方式实现电气互联，实现更高密度的集成，大大减小了对面积的浪费。SiP技术及PoP技术奠定了先进封装时代的开局，、如Flip-Chip（倒装芯片），WaferLevelPackaging（WLP，晶圆级封装），2.5D封装以及3D封装技术，ThroughSiliconVia（硅通孔，TSV）等技术的出现进一步缩小芯片间的连接距离，提高元器件的反应速度，未来将继续推进着先进封装的脚步。

先进封装工艺集成电路封装先进封装技术

1.倒装芯片技术（FlipChip，FC）不是特定的封装类型，而是一种管芯与封装载体的电路互联技术，是引线键合技术（WireBond，WB）和载带自动键合技术（TapeAutomatedBonding，TAB）发展后的更高级连接技术。WB与TAB的芯片焊盘限制在芯片四周，而FC则将裸芯片面朝下，将整个芯片面积与基板直接连接，省掉了互联引线，互联长度大大缩短，减小了RC（Resistance-Capacitance）延迟，有效的提高了电性能。FlipChip的优势主要在于以下几点：小尺寸，功能增强（增加I/O数量），性能增强（互联短），提高了可靠性（倒装芯片可减少2/3的互联引脚数），提高了散热能力（芯片背面可以有效进行冷却）。倒装芯片装配工艺流程（助焊剂浸蘸与流动性底部填充）倒装芯片装配工艺流程（非流动性底部填充）三种芯片互连方法倒装封装结构第二步：回流形成凸点第一步：凸点下金属化（UBM：underbumpmetallization)

先进封装工艺集成电路封装先进封装技术制作凸点（Bumping）bumping可以通过在晶圆上制作外延材料来实现。

当芯片制作工序完成后，制造UBM（Underbumpmetallization）触垫将被用于实现芯片和电路的连接，Bump也会被淀积与触点之上。焊锡球（Solderball）是最常见的Bumping材料，但是根据不同的需求，金、银、铜、钴也是不错的选择。对于高密度的互联及细间距的应用，铜柱是一种新型的材料。焊锡球在连接的时候会扩散变形，而铜柱会很好的保持其原始形态，这也是铜柱能用于更密集封装的原因。制作凸点示意图Bumping是一种新型的芯片与基板间电气互联的方式。可以通过小的球形导电材料实现，这种导电球体被称为Bump，制作导电球这一工序被称为Bumping。当粘有Bump的晶粒被倒装(Flip-Chip)并与基板对齐时，晶粒便很容易的实现了与基板Pad(触垫)的连接。相比传统的引线连接，Flip-Chip有着诸多的优势，比如更小的封装尺寸与更快的器件速度。1.倒装芯片技术（FlipChip，FC）的关键一步倒装芯片虽各有差异，但基本结构都有芯片，UBM（Under-BumpMetallurgy）和凸点组成。无论哪一种倒装焊接连接方式，凸点技术是倒装焊接中非常关键一步。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）制作凸点（Bumping)的方法常见的凸点制作方法蒸镀焊料凸点电镀焊料凸点放球凸点钉头焊料凸点印刷焊料凸点焊料转移凸点微球凸点TachyDots粘点转移凸点焊料液滴喷射（印刷）凸点凸点制作工艺主要有九种：先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）蒸镀焊料凸点示意图蒸镀焊料凸点蒸镀焊料凸点步骤a.对硅片溅射清洗：在沉积金属前去除氧化物或者照相掩膜。同时使得硅片钝化层以及焊盘表面粗糙以提高对UBM的结合立。掩膜：常常用带图样的掩膜来覆盖硅片以利于UBM以及凸点金属的沉积。b.UBM蒸镀：然后按顺序蒸镀Cr层、CrCu层、Cu层以及Au层。c.焊料蒸镀：在UBM表面蒸镀一层97Pb/Sn或者95Pb/Sn。厚度约为100-125mm。形成一个圆锥台形状。e.图（e)顶部的额外的锡层，这是Motorola采用的“蒸镀、额外共晶”，缩写为“E3”。这层薄薄的盖子允许器件连接到有机板上而不用在施加共晶焊料。这是因为高铅焊料在300oC回流，而不适合于有机基板。于是焊接时可只回流上面的锡铅共晶，而不将凸点熔化。d.凸点成球：在C4工艺中，凸点回流成球状。蒸镀过程通常采用金属掩膜来形成UBM和焊料凸点的样式图案。在形成UBM后，焊料蒸镀在焊盘上形成凸点。另一种蒸镀过程采用光刻胶代替金属掩膜。焊料蒸镀并沉积到焊盘和光刻胶上，在光刻胶和焊盘上沉积的焊料不连续的。通过随后取下光刻胶，则其上的焊料也被去除，剩余的焊料即形成焊料凸点。蒸镀沉积凸点过程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）电镀焊料凸点

在电镀焊料凸点中，形成UBM后，在焊盘上涂覆光刻胶以形成凸点图案。光刻胶可决定电镀凸点的形状和高度，因此在电镀凸点前，要去除光刻胶残渣。在电镀中焊料电镀后，形成的多为凸点蘑菇状。与其他方法相比较，电镀凸点成分及高度控制比较困难，因此多选共晶焊料，如63Sn/37Pb等。电镀后，去除光刻胶，焊料凸点再进行重熔过程，获得球型凸点。

电镀是比较流行的工艺，其设备成本低、设施占地少，由很多的电镀工艺可以采用。传统的电镀沿用蒸镀使用的Cr/Cr-Cu/Cu结构的UBM和使用高铅合金。

如果采用高锡合金，Sn会很快消耗Cu而破坏结构的完整性，于是为了沉积共晶焊料，往往在UBM的结构中，Ti/W作为结合层，其上有一层Cu的润湿层。而且润湿铜层要厚。

这种较厚的铜层称为“微球”或者“图钉帽”。电镀凸点横截面示意图电镀凸点步骤示意图1、硅片清洗：方法和目的与蒸镀中清洗相同。2、UBM沉积：典型的UBM材料层为：TiW-Cu-Au，溅射到整个硅片上。理论上，UBM层提供了一个平均的电流分布以利于一致的电镀。图（a)是硅片覆盖了TiW的情形，为了形成微球或者图钉帽结构，施加掩膜，沉积一定高度的Cu和Au（b）涂光刻胶，一般凸点总体高度为85mm到100mm时候，微球高度为10mm到25mm.3、焊料的电镀：再次施加掩膜，以电镀凸点（c）。当凸点形成之后，掩膜被剥离。暴露在外的UBM在一到两天内蚀刻掉（d）。4、回流成球：回流后利于凸点在UBM去除时候不被破坏（e）。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）电镀焊料凸点工艺流程

电镀焊料凸点工艺流程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）放球凸点

放球凸点只需一个系统，植球系统与喷射系统被综合在一起。由于激光被直接用于局部重熔，不需额外的重熔设备。

此系统采用已经加工好的焊料球放在储存槽中，当需要时焊料球经由毛细管释放喷出，释放喷出过程极短，不会影响球的形状。在喷出过程中，集成在系统中激光对焊料球加热使之熔化。激光提供能量，足以使焊料球润湿芯片焊盘并形成良好的接合。此过程中，由于焊料被惰性气体所保护，故不需焊剂。此法可获得直径在80um到760um的焊料球。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）钉头焊料凸点钉头焊料凸点StudBondBump钉头焊料凸点使用标准连接过程以形成凸点，焊料丝的选择通常要求与UBM要匹配，可使用金丝或铅基焊料丝。凸点形成过程与线连接过程相同，不同之处在于丝端成球后，在球上端加热使之断开，获得的凸点形状多为蘑菇状或钉头状。随后重熔过程可获得具有特定高度的球形凸点。钉头焊料凸点形成过程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）钉头焊料凸点钉头焊料凸点制作先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）印刷焊料凸点

现在大量采用的模板印刷方法，通过涂刷器和模板，将焊料涂刷在焊盘上。广泛应用在200um-400um的焊盘间距印刷。对小间距焊盘，由于模板印刷不能均匀分配焊料体积，应用受到限制。影响模板印刷工艺质量因素很多，包括印刷压力、间隙高度、环境控制、重熔温度曲线等参数等。焊料颗粒大小和分布是直接影响焊料凸点均匀的一个重要因素，一般允许的最大颗粒直径为欲填充模板孔经最小宽度的三分之一。由于模板印刷需要同时印刷数以千计的凸点，且由于焊盘距的限制，所以模板的设计和制作尤为重要。所以模板设计应综合考虑到孔径位置、大小、形状、印刷后焊料的高度一致性以及模板的粘接性等因素。模板制作方法有三种：化学腐蚀、电镀以及激光切割。化学腐蚀模板比较便宜，但精度不高。电镀和激光切割模板精度高，但是比较贵。印刷焊料凸点过程1.清洗：方法与目的与蒸镀相同。2.UBM沉积：溅射Al、Ni、Cu三层。3.图形蚀刻成型：在UBM上施用一定图样的掩膜，刻蚀掉掩膜以外的UBM(b)，然后去除掩膜，露出未UBM。4.焊膏印刷以及回流：见(c)(d)最佳前景的低成本倒装焊凸点制备方法用化学镀镍/金作为凸点下金属层无需掩膜工艺与表面贴装工艺兼容适用于不同焊料合金先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）焊料转移凸点焊料转移凸点先在载板上形成凸点，随后转移到连接焊盘。在此焊料凸点形成过程中，要求载板材料与焊料不可润湿，多选硅或耐热玻璃片，凸点形成前首先沉积一薄层（大约100nm）的金，用以提高焊料与载板间的粘附性，保证在焊料润湿并转移到焊盘前不与载板分离。采用蒸镀工艺在载板上形成凸点，为保证凸点在载板上图案应与其在焊盘上的分布图案相同，可采用金属掩膜及剥离过程在载板上形成图案。下一步骤是转移过程，将载板放置到用焊料处理过的芯片焊盘上，通过重熔工艺将凸点从载板上去湿而连接芯片焊盘上，去除焊剂残焊渣后除去载板，凸点转移过程完成。转移焊料凸点过程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）微球凸点微球凸点首先要制程焊料微球并放于特定容器中。通过振动容器以使微球跳动到一定高度，将带有吸孔的载板以较小的距离置于容器，以获得准确数量的微球。微球被保存在吸孔处。由于微球尺寸较小或其上有水分等污染物，过量的微球可能被粘附到除吸孔外的其他位置；又由于微球非常轻，若吸孔与其上的微球有间隙没有良好的粘附，则会出现在一个吸孔位置粘附多个微球。为去除多余的微球，而同时准确保持微球在吸孔位置，可采用超声振荡工艺。随后用图像处理方法来检查吸孔与微球位置准确性，若发现多余微球则应去除，缺少微球则添加上。

当证实微球处于合适的位置后，就要进行从载板向芯片焊盘的转移。将载板与焊剂处理过得芯片表面镜像对好，相互接触，在载板背面加压力，促使微球转移到芯片焊盘。芯片表面的焊剂有利使微球在其表面保持足够时间，直至通过重熔过程使微球连接到UBM上。微球凸点过程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）Tachydots粘点转移凸点此凸点制作方法是由TI（德州仪器公司）与Dupont（杜邦公司）联合开发。通过涂覆一层光敏粘性层，使此层处在聚酰亚胺（Kapton）膜层与聚酯薄膜（Mylar）盖层之间。透过光学仪器对涂层进行紫外线爆光，那些被光学仪器保护的涂层区域保持粘性，而未被保护的区域变硬失去粘性。通过适当选择，使粘性区域分布形成的粘点图案与芯片上所要的凸点图案一致，移去Mylar盖层，采用专门的设备在其上放置焊（钎）料球。那些处于粘点位置的焊料球的转移做好准备。在焊料球转移前要求先对芯片芯片焊盘或焊料球进行焊剂预处理，以利于转移过程。使焊料球位置与其在芯片焊盘上的位置准确对好，接触并进行重熔过程，完成焊料球的转移。Tachydots粘点转移凸点过程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）焊料液滴喷射（印刷）凸点此凸点制作方法采用CAD控制喷射，不需掩膜设备，有明显的优点。具体可划分两种类型：连续与按需性喷射。前者液滴喷射频率可在5000Hz-44000H在，后者频率应低于2000Hz。

连续喷射焊（钎）料液滴喷射系统产生重复的液态金属流，在压电传感器驱动及机械振动触发下，金属硫断开形成均匀一致的熔化金属液滴。通过随之充电并通过偏转电场过程，控制液滴运动轨迹。只有部分液滴喷射到焊盘上，其余液滴进入回收器用来重复使用。通常连续喷射液滴直径是喷嘴直径的两倍，在喷最周围采用惰性气体，一方面可促进液滴的断开喷射，同时可防止焊料液滴的氧化。连续型系统的缺陷在于大量的喷出液滴并未被使用，虽然采用配套的在循环系统，但仍然不能克服这一缺点。

在按需喷射系统中，流体体积的脉冲变化由配置在流体周围的压电材料变形或电阻加热引起。这种体积变化引起流体压力/速度传感，促使焊料液滴由喷嘴脉冲喷出。在此系统中，通过调节控制脉冲，只有当需要时才产生液滴，液滴尺寸基本与喷嘴尺寸相同。通过由于喷嘴与芯片焊盘间距仅1mm，液滴在此运动过程中所受的外部影响最小，通过在喷嘴周围惰性气体保护，可保证焊料液滴成形并防止氧化。

焊料连续喷射示意图焊料按需喷射示意图先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）焊料液滴喷射（印刷）凸点此凸点制作方法采用CAD控制喷射，不需掩膜设备，有明显的优点。具体可划分两种类型：连续与按需性喷射。前者液滴喷射频率可在5000Hz-44000H在，后者频率应低于2000Hz。

连续喷射焊（钎）料液滴喷射系统产生重复的液态金属流，在压电传感器驱动及机械振动触发下，金属硫断开形成均匀一致的熔化金属液滴。通过随之充电并通过偏转电场过程，控制液滴运动轨迹。只有部分液滴喷射到焊盘上，其余液滴进入回收器用来重复使用。通常连续喷射液滴直径是喷嘴直径的两倍，在喷最周围采用惰性气体，一方面可促进液滴的断开喷射，同时可防止焊料液滴的氧化。连续型系统的缺陷在于大量的喷出液滴并未被使用，虽然采用配套的在循环系统，但仍然不能克服这一缺点。

在按需喷射系统中，流体体积的脉冲变化由配置在流体周围的压电材料变形或电阻加热引起。这种体积变化引起流体压力/速度传感，促使焊料液滴由喷嘴脉冲喷出。在此系统中，通过调节控制脉冲，只有当需要时才产生液滴，液滴尺寸基本与喷嘴尺寸相同。通过由于喷嘴与芯片焊盘间距仅1mm，液滴在此运动过程中所受的外部影响最小，通过在喷嘴周围惰性气体保护，可保证焊料液滴成形并防止氧化。

焊料连续喷射示意图焊料按需喷射示意图先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装芯片封装主要的结构类型

1.金球焊接（GoldBumpSoldering）2.金对金连接（Gold-to-GoldInterconnect）方法3.各向异性的导电胶片和粘合剂（AnisotropicConductiveFilmandPaste)4.受控的塌落芯片连接/倒装片附着（C4)金球焊接（GBS）方法金球焊接方法，连接到芯片的是金球。该芯片是附着到基板的适用锡膏镀锡的电极，锡膏可印刷在基板上或者转印（transger-stamped)在金球块上。在贴装期间可加热来回流连接，或者在标准回流炉内批量地回流。为了完成该过程，电路要在芯片底部填充之前情节。2.金对金连接（GGI）方法金对金焊接方法，在芯片上的连接是一个金球块。芯片适用热超声焊接termosonicbonding附着于基板的电镀金的电极。由于芯片底下间隙小，该芯片是不要底部充胶的。芯片通常包装在一个封装中，以保护该装配。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装芯片封装主要的结构类型3.各向异性的导电胶片和粘剂（ACF/ACP）方法各向异性的导电胶片和各向异性的导电粘剂的方法，在芯片上的连接通常是金球块Al。各向异性的材料在其内部具有悬浮的导电粒子。胶片或粘剂施于基板的电镀金的电极。芯片贴装在粘剂或胶片内，并施加热和压力。该材料只在Z方向导电，达到芯片电极与基板电极之间的电气接触。在有些情况下，ACF材料也可用作底部填充剂。4.受控的塌落芯片连接/倒装片附着（C4）方法受控的塌落芯片连接/倒装片附着（C4/FCA）方法，对芯片的连接是高温焊锡。助焊剂或锡膏施于基板上镀锡的电极或转印到芯片的锡球上。该芯片然后贴放于基板上，可在贴装期间加热来回流连接或者在标准回流炉中批量回流。为了完成该过程，电路在芯片底部充胶之前要清洁。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装芯片凸点（Bump）特性与倒装连接工艺关系凸点材料芯片附着焊凸形成工艺倒装连接工艺焊料合金95Pb5Sn无铅焊料需要UBM蒸发电镀C4凸金焊料（GoldBumpSoldering）需要UBM电镀热压焊接凸金球（GoldBump）不需要UBM钉头凸点超声热压焊接导电胶需要UBM印刷法点胶热固化先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片连接工艺可控塌陷芯片连接（C4）热超声焊法（热压焊）导电胶粘接法先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片连接工艺可控塌陷芯片连接可控塌陷芯片连接即C4（Controlledcollapsechipconnection）

它是最早开始应用的芯片倒装焊接工艺，该工艺基于焊球受限冶金学焊盘（Ball-limitingmetallurgy）的方法来限制芯片表面焊料的流动。芯片布置由SnPb、SnAg、SnCu或SnAgCu焊球阵列，在0.05~0.25mm(2~10mil)的间距上，一般所采用的焊球直径为0.05~0.127mm（2~5mil)。焊球可以安置在管芯的四周，也可以采用全部或者局部的阵列配置形式。可控塌陷芯片连接特点：凸点芯片侵蘸在助焊剂薄膜里让器件焊球蘸取一定量的助焊剂，或将助焊剂预先施加在基板上；助焊剂在回流之前起到固定器件的作用，回流过程中起到润湿焊接表面增强可焊性的作用。元器件再被准确贴装在基板上，根据焊球凸的共晶温度设置回流温度曲线，焊球发生熔化从而形成互连。当焊料发生熔化时，管芯利用其自身所拥有的易于自动对准的能力与焊盘连接。焊料“塌陷”到所控制的高度时，形成了桶型互连形式。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片连接工艺可控塌陷芯片连接可控塌陷芯片连接工艺凸点特点：C4工艺使用的为焊球凸点，属于软凸点，多为含铅焊料。下表列出几家公司使用的焊料凸点材料：根据RoHS等指令的规定，电子产品中要减少消除Pb的使用。因此应用于C4工艺的无铅焊球凸点材料也在不断的开发应用中，目前SnAgCu合金是被认为含铅焊料的良好替代。C4工艺基板特性：C4工艺的基板可多种，包括柔性基板、陶瓷基板。基板的焊盘金属材料的选取与选取的共晶焊料相关，C4工艺焊接焊料是由基板提供，焊料合金可以为高铅焊料Pb95Sn5，中温焊料Sn63Pb37,低熔点焊料In51Bi32Sn16等。IBM95%Pb-5%SnMotorola97%Pb-3%SnPhilip37%Pb-63%SnSharp37%Pb-63%SnSandia40%Pb-60%Sn先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片连接工艺可控塌陷芯片连接C4工艺流程：C4工艺具备的优点：组件具有优异的热性能和电性能。在中等焊球节距的情况下，能够支持极大的I/O数量。不存在I/O焊盘尺寸的限制。通过使用群焊技术，进行大批量可靠地装配。可以实现最小的元器件尺寸和重量。C4元器件在管芯和基片之间能够采用单一互连，从而可以提供最短的、最简单的信号通路。降低界面的数量，可以减小结构的复杂程度，提高其固有的可靠性。C4工艺的应用：C4结构应用时间最久，最成熟的倒装芯片连接技术，已经大批量生产应用的主要是基于SnPb组焊料凸点和陶瓷基板的封装，陶瓷球栅阵列（Ceramicballgridarray，CBGA）和陶瓷圆柱栅格阵列（columngridarray,CCGA)组件的装配。有些组装厂商在陶瓷多芯片模块（MCM-C）应用中也应用这项技术。2.热超声焊法（热压焊）工作原理：热超声倒装焊接工艺是在引线键合的基础上发展而来，在一定的压力和温度下，对芯片的凸点施加超声波能量，在一定的时间内凸点与基板的焊盘产生结合力，从而实现芯片与基板的互连。

热超声方法的凸点界面结合是一个摩擦过程，压力作用下凸点与基板接触并在一定程度上被压扁和变形，超声作用除去凸点表面的氧化物和污染层，温度剧烈上升，凸点发生变形，凸点与基板焊盘的金属互相渗透直到处于一定范围之内，形成稳固的连接，超声倒装焊接关键工艺参数与引线键合类似：压力，温度，超声波功率和焊接时间。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片连接工艺凸点特性：为Au(或Cu）的硬凸点，一般形成在Wafer上的芯片通过高级引线键合机（SSB）将凸点植入到芯片I/O端口。基板的选择：

热超声倒装焊接的基板可以选用陶瓷，铝材料等。基板焊盘涂上Au或Au/TiW涂层，提高凸点焊接的质量工艺发展：

热超声倒装焊接工艺简单，焊接效率高，可靠性高，是无铅的绿色焊接工艺，是当前芯片倒装焊接域中非常具有发展潜力的一种新型工艺。目前在应用中主要的工艺难点为：

1.焊接过程中压力施加不均匀；

2.横向振动焊接时芯片与基板的平行度；

3.芯片夹持的牢固性；

4.焊接的稳定性等；先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片的贴装工艺倒装芯片几何尺寸非常小，焊球直径小到0.05mm，焊球间距小到0.1mm，外形尺寸小到1mm2。因此为了适合倒装芯片封装贴装工艺，需要在以下方面跟高的要求：

1.贴装压力控制与吸嘴选择2.贴装压精度和稳定性3.照相机和图像识别处理系统1.贴装压力控制与吸嘴选择

考虑倒装芯片基材是比较脆的硅，若在取料、助焊剂侵蘸过程中施以较大的压力容易将其压裂，同时细小的焊凸在此过程中也容易压变形，所以尽量使用比较低的贴装压力，一般150g左右。对于超薄芯片如0.3mm，有时要求贴装压力能控制在15g，甚至更小。由于倒装芯片基材是硅，表面平整光滑，最好选择头部是硬质塑料材料具多孔的ESD吸嘴。如为橡胶吸嘴，会老化，贴片过程中可能会粘连器件，造成贴片偏移或带走器件。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片的贴装工艺2.贴装压精度和稳定性对于球间距小到0.1mm的器件，基板的翘曲变形，阻焊膜窗口的尺寸和位置偏差，以及机器的精度等，都会影响到最终的贴装精度。3.照相机和图像识别处理系统

处理细小焊球间距的倒装芯片的影像，需要百万像素的数码相机。对于倒装芯片应用，仰视相机必须装配。较高像素的数码相机具有较高的放大倍率，但是，像素越高视像区域（FOV）越小，这意味大的器件可能需要多次“拍照”。照相机的光源一般为发光二级管，分为侧光源，前光源和轴向光源，并可单独控制。倒装芯片的成像光源采用侧光、前光，或者两者结合。倒装芯片基准点（Fiducial）的影像处理于普通基准点相似。倒装芯片的贴装除基准点外（Globalfiducial)会使用局部基准点（Localfiducial)，此时的基准点会较小（0.15-1.0mm）。对于光源的选择需要反复尝试调节，比如在处理柔性电路板上基准点时效果很差，甚至找不到基准点，其原因是基准点表面（铜）的颜色和基板颜色费城接近，色差不明显。调光识别先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装倒装片的贴装工艺助焊剂的应用助焊剂的应用是倒装芯片装配工艺的第一步，对形成良好的倒装连接非常重要。在形成连接之前，助焊剂将芯片保持在位置上，减少氧化和加速共晶锡球的回流。量的控制是助焊剂滴涂的最重要方面。要求最少的量是百分之百的覆盖锡球座/滑道（site/runner)。不完全覆盖将造成电气开路和装配的报废。但同时过多的助焊剂可能造成回流焊的残留物和不希望的区域腐蚀。有机残留物对底部充胶是有害的，降低系统的现场可靠性。助焊剂迁移或流动超除芯片座可能引起焊锡球（solderball)、元件竖立（Tombstoning）和PCB的离子污染（ioniccontamination)。助焊剂的应用方法助焊剂应用工艺方法包括：压印（stamping）、侵（dipping）或刷印（brushing），

其工作的基本原理就是要获得设定厚度的稳定的助焊剂薄膜，以便器件各焊球蘸取的助焊剂的量一致。助焊剂的最后量的规定必须平衡百分之百覆盖要求、最大粘着性能、最少助焊剂残留物和元件偏移控制。目前免洗的助焊剂也越来越多地进入实际应用。助焊剂的浸

助焊剂浸应用工艺单元可以精确的控制助焊剂薄膜的厚度，是目前应用较为普遍的助焊剂涂敷方法：1.可以满足多枚器件同时浸蘸助焊剂（如4-7枚），提高产量；2.助焊剂用单元应该简单、易操作、易控制、易清洁；3.可以处理很广泛的助焊剂或锡膏，适合浸蘸工艺的助焊剂粘点范围较宽，对于较稀和较粘的助焊剂都要能处理，而且获得的膜厚要均匀。4.蘸取工艺可以精确控制，参数因材料不同而又差异，所以必须单独控制，如往下的加速度、压力、停留时间、向上的加速度等。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片的贴装工艺Sn96.5Ag3.5焊料理想回流取线Sn96.5Ag3.5焊料在Heller170EXL氮气回流焊炉回流曲线回流焊工艺回流焊接是倒装芯片装配过程的重要工艺，焊接工艺质量的优劣作用于最终产品的质量和可靠性。在倒装芯片焊接工艺中回流焊应用与表面贴装工艺类似。倒装芯片是精细间距组装，多使用惰性气体（氮气）回流焊炉，在氮气保护条件下进行焊接可防止氧化，提高焊接润湿力润湿速度加快，对未贴正的元件矫正力大，焊珠减少，更适合于免清洗工艺先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片的贴装工艺传统倒装芯片的底部填充工艺。

早期的倒装芯片封装主要用陶瓷材料作为基板。陶瓷基板与芯片有相近的热膨胀系数，可以避免二者在运行过程中因热膨胀系数不匹配而产生较大的热应力对焊球的损害，但陶瓷基板的制作成本太高，使它的使用受到限制。纯硅基板则由于工艺原因限制了信号过桥的增加，并且纯硅基板里薄膜铝布线较大、线路较长，这些都限制了它的使用。目前倒装芯片封装中一般采用价格低廉的有机材料做基板。使用有机基板时，一个突出问题是硅芯片与有机基板材料的热膨胀系数（CTE）相差较大。芯片的CTE约3ppm／℃，而基板的CTE约为17～ppm／℃，在芯片使用过程中，有机基板材料较硅芯片会产生更大的膨胀和收缩变形，会对焊球造成损坏，严重地影响芯片与基板连接的可靠性。倒装焊技术中最具创新性的发展是有关底部填充技术的开发与使用。由此很好地解决了热膨胀系数不匹配而造成的可靠性问题，有机基板的使用成为可能。传统的底部填充技术是利用液体的毛细作用将底部填充胶(Flow Underfill)填充在芯片和基板之间的间隙中，然后在一定温度下固化。传统的底部填充工艺如图所示。先将一层助焊剂涂在基板上，然后将焊料凸点对准基板焊盘，加热回流，除去助焊剂，将底部填充胶沿芯片边缘注入，借助于液体的毛细作用，底部填充胶会被吸入并向芯片基板的中心流动，填满后加热固化。传统倒装芯片底部填充胶的填充工艺流程先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）倒装片的贴装工艺传统倒装芯片的底部填充工艺。  虽然传统的流动型底部填充是目前主要的倒装芯片封装技术，但它也面临着各种新的挑战。目前，互连技术向无铅焊料方向发展，意味着底部填充胶需要适应更高的回流焊温度。而高的回流焊温度会加速材料的老化和水分的进入，引起更大的机械膨胀，所以底部填充胶需要更高的热稳定性、粘结力、强度和断裂韧性。另外随着大尺寸芯片在倒装焊技术中的应用以及焊球高度的降低，使得芯片和基板间的间隙高度越小、长度越长，原有的毛细作用将使底部填充胶很难填满芯片和基板间的间隙，引起不完全充胶现象，同时增加充胶时间和成本。间距距离和间隙高度的持续减少将最终限制底部填充胶的毛细作用填充，传统的底部填充工艺也面临巨大的挑战。

底部填充的倒装芯片结构示意图先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）传统倒装芯片的底部填充工艺。倒装芯片的非流动底部填充胶填充工艺 

为了克服传统毛细底部填充工艺的缺点，提出了非流动底部填充胶(No-flow Underfill)填充工艺。与传统毛细底部填充工艺相比，非流动填充不需要液体的毛细作用，它需将非流动底部填充胶在焊球回流焊之前铺好，接着在回流焊过程中同时完成焊球焊接和底部填充胶固化两个过程，省去了助焊剂分布和清除步骤，简化了工艺，提高了生产效率，其工艺流程如图3所示。  非流动底部填充胶应该具备：在焊接过程中能够起到助焊剂的功能，胶的固化应晚于焊球焊点的形成；在后续的回流焊过程中能够固化完全等几个必要特点。  非流动底部填充胶通常不含有SiO2无机填料，以避免SiO2颗粒对焊点形成以及焊料和金属焊盘的浸润性造成影响。因此，与传统底部填充胶相比，非流动底部填充胶具有更高的热膨胀系数和低的断裂韧性，极易引起焊点、芯片、基板、胶之间的断裂失效。所以在非流动底部填充胶中加入SiO2填料对提高封装可靠性也是非常重要的。在使用具有 SiO2 填料的填充胶时，需要除去焊点周围的SiO2填料，于是就开发出了热压回流焊(Thermo-Compression Reflow，TCR)技术，其步骤如图4所示。它是将底部填充胶放到预加热好的基板上，然后将芯片倒扣在基板上，在高温和一定的压力下保持一段时间，直到焊点形成，然后再进行固化，这样就避免了SiO2填料对焊点造成的影响。  另一种改进方式是使用双层无流动底部填充(Double-layer No-flow Underfill)技术。首先在基板上铺展一层没有SiO2的高粘度底填胶，对焊球形成保护，然后在上部铺展一层含有SiO2填料的底填胶，将芯片放置到基板上后进行回流焊，形成焊点、固化底填胶，如图5所示。  虽然非流动底部填充胶具有很多的优势，克服了传统底充胶的一些缺点，但它需要更高的固先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）传统倒装芯片的底部填充工艺。倒装芯片的非流动底部填充胶填充工艺 

为了克服传统毛细底部填充工艺的缺点，提出了非流动底部填充胶(No-flow Underfill)填充工艺。与传统毛细底部填充工艺相比，非流动填充不需要液体的毛细作用，它需将非流动底部填充胶在焊球回流焊之前铺好，接着在回流焊过程中同时完成焊球焊接和底部填充胶固化两个过程，省去了助焊剂分布和清除步骤，简化了工艺，提高了生产效率，其工艺流程如图1所示。  非流动底部填充胶应该具备：在焊接过程中能够起到助焊剂的功能，胶的固化应晚于焊球焊点的形成；在后续的回流焊过程中能够固化完全等几个必要特点。  非流动底部填充胶通常不含有SiO2无机填料，以避免SiO2颗粒对焊点形成以及焊料和金属焊盘的浸润性造成影响。因此，与传统底部填充胶相比，非流动底部填充胶具有更高的热膨胀系数和低的断裂韧性，极易引起焊点、芯片、基板、胶之间的断裂失效。所以在非流动底部填充胶中加入SiO2填料对提高封装可靠性也是非常重要的。在使用具有 SiO2填料的填充胶时，需要除去焊点周围的SiO2填料，于是就开发出了热压回流焊(Thermo-Compression Reflow，TCR)技术，其步骤如图2所示。它是将底部填充胶放到预加热好的基板上，然后将芯片倒扣在基板上，在高温和一定的压力下保持一段时间，直到焊点形成，然后再进行固化，这样就避免了SiO2填料对焊点造成的影响。  另一种改进方式是使用双层无流动底部填充(Double-layer No-flow Underfill)技术。首先在基板上铺展一层没有SiO2的高粘度底填胶，对焊球形成保护，然后在上部铺展一层含有SiO2填料的底填胶，将芯片放置到基板上后进行回流焊，形成焊点、固化底填胶，如图3所示。  

虽然非流动底部填充胶具有很多的优势，克服了传统底充胶的一些缺点，但它需要更高的固化温度，在胶固化和温度循环过程中会产生更大的热应力，容易造成芯片碎裂。随着芯片越来越大且越来越薄，这个问题会更加突出。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）传统倒装芯片的底部填充工艺。倒装芯片的非流动底部填充胶填充工艺 

图1.非流动填充工艺流程图2.热压回流焊工艺流程图3.双层非流动底部填充工艺流程总之，非流动底部填充技术极大地简化了倒装芯片底部填充工艺。为了能够填充具有SiO2填料的底填胶，出现了热压回流焊和双层无流动底部填充技术，但这些方法与表面贴装技术不完全兼容，也没达到降低成本的目的。开发成功率较高的非流动底部填充工艺需要对材料和工艺参数进行更多更细致的研究。先进封装工艺集成电路封装先进封装技术1.倒装芯片技术（FlipChip，FC）传统倒装芯片的底部填充工艺。晶圆级底部填充技术

近年来，一种新的封装技术——晶圆级填充(Wafer Level Underfill)，因其具有低成本、高可靠性，并且能够与表面贴装技术工艺兼容等特点，引起人们的广泛重视并得到了快速的发展。在该工艺流程中，它首先在晶圆上添加一层下填料，在晶圆上制作凸点，然后切成单个的芯片，芯片与基板通过表面贴装技术工艺相连，如图所示。  此工艺把半导体封装中前道和后道的一些工序都集合在了一起，同时随着晶圆级下填充工艺越来越广泛的应用，它需要芯片制造、封装公司以及材料供应商之间密切的配合。

晶圆级底部填充技术三种底部填充工艺对比

与其他互连技术相比，倒装芯片封装技术有很多优点，并得到了广泛的应用。为了避免芯片和基板之间由于热膨胀系数不匹配而引起焊球的开裂，需要在芯片和基板之间填入底填料来提高封装的可靠性，所以下填充工艺是封装生产中的关键环节。较早使用的是传统的倒装芯片填充技术，但它靠液体的毛细管作用进行填充，已不能适应高速发展的封装技术的需求。一些新的填充技术像非流动底部填充技术、晶圆级填充技术等得到了开发和应用。  非流动底部填充技术不需要靠液体的毛细吸收作用进行填充，与传统底部填充工艺相比还简化了工艺步骤。但由于它不含有或含有很少的SiO2填料，所以非流动底部填充胶具有较高的热膨胀系数，降低了封装的可靠性。晶圆级填充技术成本低、可靠性高，把前道和后道的一些工序都集合在了封装工艺中，能够满足焊料凸点的节距、直径、高度的减小以及芯片厚度变薄等方面的发展要求。同时，晶圆级填充技术在芯片与基板之间利用硅通孔技术制作中介层，能够使芯片上细节距的焊盘与基板上较大节距的焊盘相连。带有中介层的2.5D或3D封装将能实现芯片封装更高的性能，是未来电子封装的发展趋势先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）晶圆级封装（Wafer-levelpackagingWLP，)的概念。在传统封装概念中，晶圆是先被切割成小的晶粒，之后再进行连接和塑封。而晶圆级封装工序恰好相反，晶圆级封装将晶粒在被切割前封装完成，保护层将会被附着在晶圆的正面或是背面，电路连接在切割前已经完成。晶圆级封装示意图晶圆级封装技术技术是在市场不断追求小型化下，倒装技术与表面组装技术（SMT）

和球状栅格阵列封装（BGA）

结合的产物，是一种经过改进和提高的芯片尺寸封装（CSP）。WLP最初标准型WLP1.（Fan-inWLP，FIWLP）扇入型晶圆级封装，随后又演化出2.扇出型WLP（Fan-outWLP，FOWLP），是基于晶圆重构技术，将芯片重新布置到一块人工晶圆上，然后按照与标准WLP工艺类似步骤进行封装。类似的还演化出有3.扇出型面板级封装（FOPLP）（Fan-outPanel-levelpackaging）。WLP优点：封装加工效率高，它以圆片形成的批量生产工艺进行制造；WLP具有倒装芯片（FCP）和芯片尺寸封装的所有优点（轻，薄、短、小）。引线电感、引线电阻等寄生参数小，电、热性能较好。WLP工艺技术与芯片制造工艺设备兼容.符合目前表面贴装技术（SMT）潮流。WLP的芯片设计和封装可以统一考虑、同时进行，这将提高设计效率，减少费用。WLP从芯片制造、封装到产品发往用户的整个过程，中间环节大大减少，周期缩短很多，这必将导致成本的减少。传统封装示意图先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

1.扇入式晶圆级封装FIWLP：全称Fan-inWafer-levelpackaging，又称WLCSP（Wafer-levelChipScalePackage），也就是传统的晶圆级封装，切割晶粒在最后进行，适用于低引脚数的集成电路。随着集成电路信号输出的引脚数目的增加，焊锡球的尺寸也就变得越来越严格，PCB对集成电路封装后尺寸以及信号输出接脚位数的调整需求得不到满足，因此衍生出了扇出型晶圆级封装。扇入晶圆级封装的特征是封装尺寸与晶粒同大小。2.扇出式晶圆级封装FOWLP:全称Fan-outWafer-levelpackaging，，开始就将晶粒切割，再重布在一块新的人工模塑晶圆上。它的优势在于减小了封装的厚度，增大了扇出（更多的I/O接口），获得了更优异的电学性质及更好的耐热表现。3.扇出型面板级封装（FOPLP）：全称Panel-levelpackaging，，封装方法与FOWLP类似，只不过将晶粒重组于更大的矩形面板上，而不是圆形的晶圆。更大的面积意味着节约更多的成本，更高的封装效率。而且切割的晶粒为方形，晶圆封装会导致边角面积的浪费，矩形面板恰恰解决了浪费问题。但也对光刻及对准提出了更高的要求。

矩形面板恰恰解决了浪费问题FOPLP与WLP尺寸对比矩形面板有效解决面积浪费先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

WLP的封装尺寸优势从图可以看出，10mm2的芯片，如采用典型的QFP扁平封装占据约900mm2的安装面积，载带自动焊封装（TapeAutomatedBonding，TAB是将芯片组装在金属化柔性高分子聚合物载带上的封装技术）、板上芯片封装（ChipOnBoard，COB是将晶圆直接安装到印制电路板，然后用键合丝实现互联，再用有机材料涂覆到晶圆上完成后期封装）分别占据550mm2、300mm2，而WLP只需约100mm2的安装面积，这就表明WLP可以使整机模块尺寸更小、重量更轻、集成度更高，同时成本也更低。随着集成电路制造工艺不断提升，先进的封装技术应用，产品设计尺寸缩小，系统元器件数量减少，导致在电路板上的占用面积更小，从料件数量、机构尺寸、电路板用量上都可获得节省而得到更优化的成本架构。另一方面，电路板省下来的空间，可给其他的电子元器件使用。先进封装技术带来更高效能，更高性价比先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

晶圆级封装后的体积与集成电路的裸芯片基本一致，并且整合了芯片的前端和后端工艺，封装成本也随着晶圆尺寸（圆片级封装的成本与每个圆片上的芯片数量密切相关，晶圆尺寸的增加，每个晶圆就可以生产更多的IC，芯片数越多，晶圆级封装的成本也就越低）的增加或IC封装尺寸的降低而减少，如图所示。WLP与传统封装的相对成本效益先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

晶圆级封装以晶圆形式的批量生产工艺进行制造，加工效率高，与其它封装类型相比，尺寸也较小，很好的满足便携式电子设备尺寸不断减小的需求；在传输性能上，有效增加了数据传输的频宽并减少了信号损耗，提升了数据传输的速度和稳定性；在散热性能上，由于WLP没有像传统封装的塑封料或陶瓷包封，所以散热能力效果更优；另外，晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行，这将大大提高设计效率，从芯片制造、封装再到产品发往用户的整个过程中，周期也会大幅缩减如图所示。WLP批量生产（同时设计和封装）先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

1.扇入式晶圆级封装(Fan-inIWLP)工艺技术:传统的WLP封装大多数采用Fan-in型态，应用于低I/O数量的产品。Fan-in晶圆级封装工艺典型流程如图A~图B所示，并引入了重布线（RDL）和凸点（Bumping）两项关键技术.

图A.WLP制造工艺流程

图B.WLP制造工艺解析先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

1.扇入式晶圆级封装(Fan-inIWLP)工艺技术

重布线技术：是将沿芯片外围分布的焊接区转换为在芯片表面上按照平面阵列式分布的凸点焊区。首先，在晶圆上进行薄膜介质层淀积，便于增强硅片的钝化作用；然后涂覆BCB（双苯环丁烯）或PI（聚酰亚胺）作为再分布的聚合物层（5μm），起到凸点形成和装配工艺的应力缓冲的作用；把Ti层（典型材料为Ni/Cu，Ti/Cu/Ni或Ti/W/Au。）溅射到晶圆上，作为金属焊盘和凸点之间的扩散阻挡层；利用旋转式涂覆光刻胶，形成电镀掩膜，并在光掩膜内部电镀5μm的铜（电镀Cu来使重新布线的金属化获得低电阻率）；金属淀积之后，除去光刻胶，并采用干/湿蚀刻法除去电镀基体；把重新布线金属化用焊料掩膜（光BCB）覆盖，最后再采用溅射和电镀淀积凸点底部金属层（UBM），UBM是芯片上金属焊盘与凸点直接的关键界面层，提供电气连接。涂覆第一层聚合物薄膜（PolymerLayer），以加强芯片的钝化层（Passivation），起到应力缓冲的作用；涂覆第二层聚合物薄膜，主要是起到晶圆表面平坦并保护RDL层的作用。重布线金属层（RDL）的目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布（图6所示）。最后一道金属层是UBM（UnderBumpMetalization，球下金属层），与RDL一样的工艺流程制作。重布线金属层先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

1.扇入式晶圆级封装(Fan-inIWLP)工艺技术凸点作为晶圆级封装的I/O电极，因此凸点制作也是晶圆级封装工艺过程的关键工序，它是在晶圆的新焊接区上形成凸点。凸点制作的工艺通常有多种方法，每种方法都各有其优缺点，适用于不同的工艺要求，所以选择合适的凸点制作工艺极为重要。凸点制作技术通常有三种典型工艺：电镀法、植球/模板印刷及铟凸点蒸发沉积，其特点及适用性见表所示。晶圆级封装凸点制作方式电镀法生成的凸点最小直径可到30μm，具有适合I/O端数多、凸点尺寸可调、并能实现晶圆级封装（WLP）等优点；焊料（无铅或有铅）凸点植球工艺是一种较实用的工艺技术，工艺简单、成本较低、一致性好，可应用于常规厚度680μm的20cm或15cm晶圆上的凸点制作，凸点典型直径及间距分别为300μm～250μm、500μm～400μm；铟凸点蒸发沉积可实现目前最小的凸点间距和直径，并且操作温度较低，制作工艺成熟，最小凸点间距可达到15μm。该工艺所应用的关键技术为UBM溅射、厚胶光刻、铟蒸发。先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

1.扇入式晶圆级封装(Fan-inIWLP)工艺技术晶圆凸点典型制作工艺流程如图所示，首先在晶圆上沉积并图案化一层BCB钝化层后，完成UBM层的制作，在凸点金属化叠层下沉积，为电镀焊料形成模板，电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM层，最后沉积焊膏，回流形成焊球。另外，由于互连必须基于WLP的芯片面积大小，所以高数量的I/O将需要直径非常小的凸点（焊球）。图8为100μm间距WLP的凸点区域阵列，虽然制造这样的焊球在技术上是可行的，但是需要高密度的PWB来互连，这无疑将增加印刷电路板的制造成本。目前PWB最紧密的板间距是500μm，如果板间距提高到100μm，则需要25μm的光刻技术。晶圆凸点典型制作工艺流程凸点间距与印刷线路板互联的关系先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

2扇出型晶圆级封装（Fan-outWLP）工艺技术标准WLP（fan-inWLP）是在晶圆未进行切片前，对芯片进行封装，之后再进行切片分割，完成后的封装大小与芯片的尺寸相同。Fan-in封装的芯片尺寸和产品尺寸在二维平面上是一样大的，芯片有足够的面积把所有的I/O接口都放进去，但伴随I/O数目的增加，焊球间距的要求也趋于严格，加上印刷电路板对于IC封装后尺寸以及信号输出的调整需求，芯片的尺寸也不足以放下所有I/O接口时，则衍生出扇出型（Fan-out）WLP。Fan-out封装是基于晶圆重构技术，是将芯片重新埋置到晶圆上，然后按照与标准WLP工艺类似的步骤进行封装，得到的实际封装面积要大于芯片面积，在面积扩展的同时也可以增加其它有源器件及无源元件形成SiP。扇出型封装技术分为扇出型晶圆级封装（FOWLP）和扇出型面板级封装（FOPLP）两种类型，两者虽然技术路线及应用不同，但都可以让产品达到更轻薄的外型。FOPLP与FOWLP相比，成本优势使其成为近年备受关注的原因。FOPLP的技术研发提升了芯片效能及散热性，同时达到芯片小型化及降低成本的市场需求。扇出型（Fan-out）WLP凸点间距与印刷线路板互联的关系先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

2扇出型晶圆级封装（Fan-outWLP）工艺技术目前，大多数Fan-outWLP采用芯片面向上及芯片面向下两种工艺形式，见图1~图2所示。Fan-outWLP是采用晶圆级模塑技术，首先把测试合格的芯片嵌入粘接到人造塑料晶圆（重组晶圆）中，然后用模塑料对芯片以及周围空隙进行填充，在晶圆接触焊盘区域上构建互连扇出RDLs并安装焊球进行测试，最后将膜制芯片切割成各个封装成品。Fan-inWLP的焊球数量及间距必须满足芯片的尺寸要求，而Fan-outWLP可以扇出封装面积，对焊球数量及间距没有特别的限制，应用更加广泛，更具有优势：使用已知良好的芯片(KGD，kowngoodnessdie)更好的晶片级成品率多芯片组装可以嵌入无源器件不止一个RDL（重新布线层）更高的引脚数（或芯片尺寸减小）更优的热性能更容易进行SiP和3D集成电路封装更高的PCB级可靠性图1.Fan-outWLP（DieFace-Up）图2.Fan-outWLP（DieFace-Down）先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

2扇出型晶圆级封装（Fan-outWLP）工艺技术扇出式WLP可根据工艺过程分为芯片先上（DieFirst）和芯片后上（DieLast）,芯片先上工艺，简单地说就是先把芯片放上，再做布线（RDL），芯片后上就是先做布线，测试合格的单元再把芯片放上去，芯片后上工艺的优点就是可以提高合格芯片的利用率以提高成品率，但工艺相对复杂。eWLB就是典型的芯片先上的Fanout工艺，长电科技星科金朋的Fan-out,安靠（Amkor）的葡萄牙工厂均采用的芯片先上的工艺。TSMC的INFO也是芯片先上的Fan-out产品。安靠和ASE也都有自己成熟的芯片后上的Fan-out工艺。扇入式WLP和扇出式WLP对比（底面）

先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

3扇出型面板级封装（FOPLP）

扇出型面板级封装（FOPLP）就是一种从晶圆和条带级向更大尺寸面板级转换的方案。由于其潜在的成本效益和更高的制造效率，吸引了市场的广泛关注。由于面板的大尺寸和更高的载具使用率（95％），它还带来了远高于晶圆级尺寸扇出型晶圆级封装（FOWLP）的规模经济效益，并且能够实现大型封装的批量生产。面板比圆形晶圆处理更多的封装，从而降低了成本。例如，一个300mm的晶圆可以处理2,500个6mmx6mm的封装，而600mmx600mm的面板可以容纳12,000个封装。具有（a）晶片形式和（b）面板形式的扇出包装。资料来源：日月光FOPLP设备的封装轮廓，其中（a）为顶视图，（b）为横截面图。资料来源：ASE。先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

3扇出型面板级封装（FOPLP）

FOPLP作为先进的封装工艺，挑战无处不在。翘曲、组装精度、材料冲击、芯片位移、标准化问题、生产能力、设备投入开发和投资回报率等等都是FOPLP面临的挑战。之所以FOPLP相对较FOWLP有更高的生产效益及成本竞争力，是因为扇出型持续朝多芯片大封装尺寸迈进，而扇出型晶圆级制程面积使用率较低（晶圆面积使用率<85%，面板制程面积使用率>95%)，在加速生产周期及降低成本考虑下，封装技术开发方向已由FOWLP转向可在比300毫米晶圆更大面积的面板(方形面积的载具)上进行的FOPLP。目前分为两大技术，一是采用FPD（flatpaneldisplay)制程设备为基础；二是采用PCB载板制程为基础。扇出型晶圆级封装VS扇出型面板级封装先进封装工艺集成电路封装先进封装技术2.晶圆级封装（WLP-Waferlevelpackage）

3晶圆级封装发展趋势及可靠性目前WLP主要有两个发展趋势，Fan-inWLP的I/O少、芯片尺寸小，所以主要是通过减少WLP的层数（RDLs）以降低工艺成本；Fan-outWLP则是能实现多方面的先进封装，通过一些新材料及工艺来降低厚度，提高I/O密度、节距、热性能及参数性能。如何评价晶圆级封装的可靠性，可以从器件可靠性及板级可靠性两方面入手。对于器件可靠性评价，应重点检查内部结构及工艺是否存在缺陷。由于晶圆级封装器件内部结构复杂，具有更细连线和空间的RDL层（特征缩小到2μm及以下），因此对检测人员及设备提出了更高的要求（需能够发现微米级和亚微米级的缺陷），可以通过3D-Xay、声学扫描显微镜检查（不限于常规C扫描模式，应采用B扫描、透射扫描等多种扫描方式相结合）、金相切片分析及玻璃钝化层完整性检查等技术手段进行综合评价，另外对于Fan-outWLP还需要进行开封后（化学腐蚀+激光刻蚀+定点研磨）的内部检查等。对于WLP的板级可靠性，由于WLP没有倒装器件互联的底部填充工艺，所以器件中不同材料间热膨胀系数（CTE）的失配导致焊球产生热应力和应变，导致封装实效。因此，可以通过热冲击、温度循环、焊球剪切/拉脱强度、X射线检查、染色渗透试验、金相切片分析等技术手段进行评估。另外，晶圆级封装器件主要应用于手持电子设备，易出现跌落情况，从而引起内部电路失效，如焊接点金属间化合物界面处断裂及芯片内部互联失效等，所以增加跌落及冲击试验的评价，也是非常有必要的。扇出型封装技术有三大特点，包括：体积更小：不需封装基板，可达到薄型化封装的需求;透过扇出型封装，可将不同的芯片整合成单一的二维封装体，达到体积薄型化的SiP(SysteminPackage)封装技术，进化了原本需要直通硅晶穿孔(TSV)将数颗芯片做垂直叠加封装。效能更强：在相同的芯片尺寸下，可以做到范围更广、层数更多的重分布层(RedistributionLayer,RDL)，基于这样的变化，芯片的引脚数I/O也就变得更多;各种不同功能的芯片透过RDL联结的方式，整合在单一封装体中，其功能性将更加强大。成本较低：采用此技术下所生产的封装体，能够大幅缩短繁复的制程，并减少材料，生产成本得以有效降低，达到低成本化的优点。先进封装工艺集成电路封装先进封装技术3.2.5D封装

过往要将芯片整合在一起，往往采用像是PiP（PackageinPackage）封装、PoP（PackageonPackage）封装等。然而，随着智能手机、IoT等应用，不仅需要更高的性能，还要保持小体积、低功耗，在这样的情况下，必须想办法将更多的芯片堆积起来使体积再缩小，因此，目前封装除了采用原有技术之外，也纷纷朝向立体封装技术发展。立体封装概略来说，意即直接使用硅晶圆制作的「硅中介板」（Siliconinterposer），而不使用以