集成电路设计（第4版）试卷及答案 卷4

PAGE共5页第2页学号姓名学号姓名密封线一、名词解释：MPWPDK(10分)MPW：MPW全称为Multi-ProjectWafer，是为降低流片成本，把工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上进行流片的方式。PDK:代工单位将经过前期开发确定的一套工艺设计文件（PDK，ProcessDesignKits）通过因特网传送（或光盘等媒介邮寄）给设计单位。PDK文件包括工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（Via）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（DRC，DesignRuleCheck）、参数提取（EXTraction）和版图电路图对照（LVS，LayoutVsSchematic）用的文件。二、说明环形振荡器的工作原理，比较环形RC振荡器和LC振荡器的优缺点。(10分)环形振荡器是由若干增益级首尾相连组成的,是一个总直流相位偏移180。的N个增益级级联于反馈电路的环形振荡器。环形振荡器不需要电感元件，可以节省大量的芯片面积，从而实现低代价的振荡器，而且这种振荡器可以实现很宽的调谐范围。但环形振荡器的噪声性能差，功耗高。LC振荡器的可以有效改善噪声性能，降低功耗；但由于使用电感元件，这使得芯片面积大大增加，芯片成本随之增加。三、用Verilog语言编写加法器和乘法器的程序。（15分）4位全加器moduleadder_4(cout,sum,ina,inb,cin);output[3:0]sum;outputcout;input[3:0]ina,inb;inputcin;assign{cout,sum}=ina+inb+cin;endmodule4位乘法器modulemult_4(X,Y,product);intput[3:0]X,Y;output[7:0]product;assignproduct=X*Y;endmodule四、某环形VCO为6级结构，每级单元电路为图所示的MOS差分放大器，其中每只NMOS管的VTH=0.5V，k＝0.1mA/V2，CDS=7pF，VDD=5V。若控制电压Vcon=3~4V，求输出频率范围和压控灵敏度K。(15分)解：f=k(VDD-Vcon-VTH)CLVcon=3V时，f=2.14GHz；Vcon=4V时，f=0.714GHz。K=(2.14-0.714)/(4-3)=1.42GHz/V。MOS差分单元五、简述什么叫Latch-Up效应，以及怎样避免的方法。（15分）标准CMOS工艺的器件结构隐含着一个PNPN闩锁夹层，寄生了一个水平NPN晶体管和垂直PNP晶体管，形成寄生效应的等效电路图。Latch-Up效应在正常条件下，该结构中所有的PN结都处于反偏状态，因此两个寄生双极型晶体管都不导通，对电路的正常工作没有影响。但如果由于某种原因使得两个晶体管进入有源工作区，所示电路又形成一个很强的正反馈，则寄生双极型晶体管将导通大量的电流，致使电路无法正常工作，这种现象被称为Latch-Up效应。为了防止Latch-Up效应，常用的办法是在版图设计时，尽可能减小电阻R1、R2的阻值和两个双极型晶体管的电流放大倍数。六、芯片测试可分为哪三种类型，给出这三种测试类型各自的特点。(10分)芯片测试可分为三类：在芯片测试、基座测试、封装测试。在芯片测试不需要键合封装，使用探针直接测试，芯片的焊盘要受到探针的限制。这样测试的寄生参数小,测试结果比较好，但测试芯片的工作环境与实际工作环境相差较大。基座测试，即将芯片压焊或键合，是将芯片输入、输出、电源、地线等焊盘通过金属丝、金属带或金属球与外部电路连接在一起的工序。金（铝）丝绑定是最简单和最容易实现的技术，但在高频时（>1GHz）会引入连线的寄生电感（1nH/mm）。封装测试是将芯片封装好后进行测试，测试芯片的工作环境就是实际的工作环境。引脚会引入寄生电容和电感。七、NMOS晶体管如图，其参数如下：VT=1V（阈值电压），μch=1000cm2V-1S-1（沟道迁移率），εox=3×10-13Fcm-1（氧化层介电常数），tox=30nm（氧化层厚度），W=5um（栅宽），L=0.5um（栅长），分别计算电阻RL＝0k，1k和10k时晶体管的跨导gm。（15图1RL=0KVGS=VDS=2VVGS<VDS+VT因此MOS管工作在饱和区RL=1K假定MOS管工作在饱和区VDS=VDD-RLIDS=2-1000IDSVGS<VDS+VT(2<1.5+1)因此MOS管工作在饱和区RL=10K假定MOS管工作在饱和区VDS=VDD-RLI