8-6 基于Cadence平台的全定制IC设计

1Cadence是一个大型EDA软件，它几乎可以完成电子设计的方方面面包括ASIC设计,FPGA设计和PCB设计。与众所周知的EDA软件Synopsys相比Cadence的综合工具略为逊色，然而Cadence在仿真电路图设计自动布局布线版图设计及验证等方面却有着绝对的优势。Cadence与Synopsys的结合可以说是EDA设计领域的黄金搭档。Cadence包含的工具较多，几乎包括了EDA设计的方方面面。8.6 基于Cadence平台的IC设计28.6 基于Cadence平台的IC设计8.6.1版图设计的环境8.6.2原理图编辑与仿真8.6.3版图编辑与验证8.6.4CMOS差动放大器版图设计实例

3UNIX基本命令AboutSystemlogin,logout,exitpasswd,date,hostid,hostnamewhoami,manAboutprocessps,kill4UNIX基本命令AboutEnviromentumask022,source,alias,unalias,set,unset.cshrcAboutDirectoryandfilescd,ls,mkdir,pwd,rm–r,rm,mv,chmodcp,grep,find,viAboutNetworkftp5Full-custom设计系统环境完整的Full-custom设计环境包含设计资料库-CadenceDesignFrameworkII电路编辑环境-Texteditor/Schematiceditor电路仿真工具–Spice/Spectre版图设计工具-Cadencevirtuoso/(Ledit)版图验证工具–Diva/Assura/Calibre/dracula系统环境工作站与unix-based操作系统PC与windows操作系统（非主流）6

课程将主要介绍和实践Cadence以下工具的使用：电路图设计工具Composer电路模拟工具AnalogArtist版图设计工具VirtuosoLayoutEditor版图验证工具Diva/Assura/Calibre/dracula7与Cadence有关的几个重要文件.cshrcshell环境设定执行档.cdsinitCadence环境设定档cds.libCadence环境资料库路径设定档display.drfCadenceLayouteditor颜色图样设定档Technologyfile包含与工艺相关的参数8Cadence的文件组织Cadence启动目录LibraryDirectoryCellDirectoryViewDirectory定义在cds.lib中icfb&9ExplainCellViews108.6 基于Cadence平台的IC设计8.6.1版图设计的环境8.6.2原理图编辑与仿真8.6.3版图编辑与验证8.6.4CMOS差动放大器版图设计实例

11原理图编辑与仿真流程1.建库2.建底层单元3.电路图输入4.设置电路元件属性5.Check&Save生成symbol7.原理图仿真or导出网表121.建库在~/project目录下启动Cadence:icfb&选择CIW中的菜单：File->New->Library…指定库名、路径和工艺文件或直接利用前面已经建好的library:lab13

CIW(CommandInterpreterWindow)Cadence工具的集中控制窗口输入域命令提示行鼠标按纽提示输出域菜单栏Log文件窗口号14增加设计所需的基本库在cds.lib里加入：INCLUDE/net/eda450/disk1/cadence/IC4.46/share/cdssetup/cds.lib152.创建基本单元选择CIW中的File->New->CellView…选择libraryname:lab输入cellname:and2选择Tool:Composer-schematic，这时Viewname自动变为:schematic按OK进入schematiceditor16快速操作图示CheckandSaveHotkey按此选择library:cell:viewSchematiceditorwindow173.电路图输入基本元件：analogLib库中nmos/pmos（衬底与源端短接）；nmos4/pmos4（含衬底端）；vdd（电源）；gnd（地）……184.定义元件属性选中元件按‘q’键定义元件参数器件的CDF属性对应于HSPICE模型中的各属性，InstanceName对应网单中的元件名，ModelName对应网单中的模型名195.电路检查与保存点击check&save按钮错误内容：CIW窗口会显示错误说明。节点悬空输出短路输入开路206.自动创建symbol选择COMPOSER的菜单：Design->CreateCellview->FromCellview…弹出窗口中已自动设置好library:cellview，检查无误OK21自动创建symbol设置PIN的名字和位置按OK后自动依据schematic建立一个简单的symbol；你也可以修改pin的位置227.原理图仿真在电路图窗口中选择Tools->AnalogEnvironment弹出AnalogDesignEnvironment窗口23Spectre

模拟器在Setup->Simulator/Directory/Host中选择模拟器spectre在Setup->Modellibrary中添加工艺库在Analyses->Choose中选择仿真类型24仿真结果显示点击Simulation->NetlistandRun进行仿真选择Results->Directplot弹出波形显示窗口258.6 基于Cadence平台的IC设计8.6.1版图设计的环境8.6.2原理图编辑与仿真8.6.3版图编辑与验证8.6.4CMOS差动放大器版图设计实例

26Cadence版图设计流程1.新建一个library/cell/view2.进行cell的版图编辑3.版图验证4.寄生提取与后仿真5.导出GDSII文件271.新建一个library/cell/view建新的designlibrary：lab点击Filenewlibrary弹出newlibrary窗口在name框键lab，右边选attachtoanexistingtechfile在弹出的窗口中选工艺库:chrt35rf在lab下建立一个cellview：inv:layout点击Filenewcellview弹出createnewfile窗口Libraryname:lab;cellname:inv;tool:选virtuoso28鼠标的位置与上一点的相对位置目前的command放大缩小的快速图示修改、移动及复制的快速图示量尺寸的快速图示这些是编辑时的快速图示，也可以使用hotkey，在编辑时可以配合shift做加选及ctrl做少选

Layouteditorwindow菜单项292.版图编辑操作选取版图的层矩形(recangle)、线(path)标尺(ruler)的使用图形尺寸调整(stretch)图形的移动和旋转图形的复制，删除图形属性修改303.版图验证由于加工过程中的一些偏差，版图设计需满足工艺厂商提供的设计规则要求，以保证功能正确和一定的成品率DRC：Designrulecheck版图设计不得改变电路设计内容，如元件参数和元件间的连接关系，因此要做版图与电路图的一致性检查LVS：Layoutvs.SchematicLayoutverifytool:Assura/Diva/Calibre314.寄生提取与后仿真实际的电路具有寄生效应，将会对原电路造成特性上的改变，完整的设计应考虑版图设计后的寄生影响实际电路仿真的精度取决于寄生模型的准确度寄生提取LPE：LayoutParasiticExtraction寄生提取后的网表包含大量的杂散元件，使后仿真时间增加，可采用devicereduction来解决Layoutparasiticextractiontool:dracula325.导出GDSII文件将版图数据转换成称之为GDS-II格式的码流数据导出GDSII文件CIW窗口，点击FileExportstream…弹出streamout窗口点击librarybrowser，选择lab:drclvs:layout在OutputFile中填写目录./verifyOK338.6 基于Cadence平台的IC设计8.6.1版图设计的环境8.6.2原理图编辑与仿真8.6.3版图编辑与验证8.6.4CMOS差动放大器版图设计实例

34实例：CMOS差动放大器版图设计

图8.63画L型金属线作