4.1 双极型集成电路工艺_第1页
4.1 双极型集成电路工艺_第2页
4.1 双极型集成电路工艺_第3页
4.1 双极型集成电路工艺_第4页
4.1 双极型集成电路工艺_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1第四章 集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺2

集成电路的类型包括以双极型硅为基础的ECL技术、PMOS技术、NMOS技术、CMOS技术，双极型硅或硅锗异质结晶体管加CMOS的BiCMOS技术和GaAs技术。

目前占统治地位的是CMOS工艺，单纯采用双极型硅的ECL工艺仅在一定的场合得到应用，以锗硅异质结晶体管（HBT）为元件的ECL电路和BiCMOS电路，近年来在高频、高速和大规模集成方面都展现出优势。3图4.1几种IC工艺速度功耗区位图速度与功耗GaAs潜在速度最高，而CMOS可以做到功耗最小44.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺54.1.1 双极型硅工艺早期的双极型硅工艺：NPN三极管图4.2123

缺点：①

较大的基区体电阻；②

较大的集电极串联电阻；③

较大的集电极寄生电容。6先进的双极型硅工艺：NPN三极管图4.2

减小晶体管水平与垂直尺寸来提高性能。双极型晶体管的最高速度取决于通过基区到集电极耗尽层的少数载流子的传输速度、主要器件电容及向寄生电容充放电的电流大小。7GaAs基同质结双极型晶体管并不具有令人满意的性能，而异质结双极型晶体管是指发射区、基区和集电区由禁带宽度不同的材料制成的晶体管。

在满足一定的放大系数的前提下，基区可以重掺杂，并且可以做得较薄，这样就减小了载流子的基区渡越时间，从而提高器件的截止频率fT，这正是异质结在超高速、超高频器件中的优势所在。4.1.2HBT工艺8AlGaAs/GaAs基异质结双极型晶体管图4.3GaAsHBT的剖面图○○○

首先重掺杂的N＋GaAs层作为掩埋集电极，其上部生成轻掺杂的N

层作为内集电区，从而减小基极与集电极的电容，提高击穿电压；

再向上，一层非常薄的P掺杂GaAs被用做基区；

最后，生成N掺杂AlGaAs层作为HBT的发射区。9InP基HBT

采用InP/InGaAs异质结制作，电子迁移率更高，开启电压更低，因此速度更高，功耗更低，性能优于GaAsHBT，特别适合用于实现光纤通信超高速IC。Si/SiGe的HBTSiGeHBT比硅双极性结型晶体管具有更高

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论