1 集成电路设计概述

1第一章集成电路设计概述1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围21.1947年12月16日,美国贝尔实验室(Bell-Lab)WilliamShockley领导的研究小组发现了晶体管效应。2.1948年6月向全世界公布。3.1956年，W.Shockley等人因此获得诺贝尔物理奖,“fortheirresearchesonsemiconductorsandtheirdiscoveryofthetransistoreffect”图1.1最原始的点接触式晶体管1.1集成电路的发展图1.1最原始的点触式晶体管3硅时代的飞跃—集成电路的诞生Fig1.2JackKilby’sfirstIntegratedCircuits(IC)oftheworld图1.2JackKilby发明的世界上第一块集成电路4图1.5一个12英寸(300mm)晶圆与人脸大小的对比关心工艺线5摩尔定律(Moore’sLaw)Moore'slaw:thenumberofcomponentsperICdoublesevery18months.6认识晶圆和集成电路7裸片8封装，成品9应用10集成电路技术发展趋势1）特征尺寸：微米

亚微米

深亚微米纳米，目前集成电路已经实现特征尺寸2007年的65nm、2010年的45nm、2013年的32nm和预计2016年22nm的量产；2）晶圆的尺寸增加,当前的主流晶圆的尺寸已经从8英寸迈向12英寸；3）集成电路的规模不断提高,CPU(P-IV)已超过4000万晶体管,第四代酷睿ICPU,晶体管数量在14.8亿；4）集成电路的速度不断提高,人们已经用65nmCMOS工艺做出了40Gbit/s的高速数字电路和60GHz的射频电路；11集成电路技术发展趋势5）集成电路复杂度不断增加，系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标；6)模拟数字混合集成向电路设计工程师提出挑战；7）设计可行性与可靠性将得到提高；8）电路设计、工艺制造、封装的分立运行为发展无生产线（Fabless）和无芯片（Chipless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。121.1集成电路的发展1.2集成电路设计流程

1.3集成电路制造途径1.4集成电路设计知识范围第一章

集成电路设计概述131.集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造(IDM，IntegratedDeviceManufacture)的集成电路实现模式。2.近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。IDM与Fabless集成电路实现

1.代工单位将经过前期开发确定的一套工艺设计文件PDK（ProcessDesignKits）传送给设计单位，这是一次信息流过程。PDK文件包括工艺电路模拟用的器件SPICE参数、版图设计用的层次定义、设计规则、晶体管/电阻/电容等元件/通孔（Via）/焊盘等基本结构的版图、与设计工具关联的设计规则检查DRC（DesignRuleCheck）、参数提取（EXTraction）和版图电路图对照LVS（LayoutVsSchematic）用的文件。14集成电路的设计流程2.设计单位根据研究项目提出的技术指标，在自己掌握的电路和系统知识基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成以GDS-II格式保存的版图文件，传送给代工单位。15集成电路的设计流程3.代工单位根据设计单位提供的GDS-II格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到由铬板等材料制成的一套掩模上。一张掩模对应于版图设计中的一层图形，同时也对应于芯片制作中的一道或多道工艺。

正是在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序地固化到芯片上。这一过程通常简称为“流片”。16集成电路的设计流程17无生产线与代工的关系LayoutChipProcessDesignkitsInternetFoundryFablessChip181.1集成电路的发展1.2集成电路设计流程1.3集成电路制造途径1.4集成电路设计知识范围第一章

集成电路设计概述19国内可用Foundry厂家1.华晶和上华2.华虹NEC3.上海贝岭4.中芯国际5.苏州联华(UMC)6……20表1境外可用Foundry工艺厂家Peregrine(SOI/SOS)Vitesse(GaAs/InP)IBM/Jazz(SiGe)OMMIC(GaAs)Win(稳懋)(GaAs)Agilent(CMOS)AMS(CMOS/BiCMOS)UMC(联华)(CMOS/BiCMOS)OrbitSTM(CMOS/BiCMOS)Dongbu(东部)Chartered(特许)(CMOS/BiCMOS)TSMC(台积电)(CMOS/BiCMOS)美国欧洲韩国新加坡台湾21芯片工程与多项目晶圆计划

多项目晶圆MPW（Multi-ProjectWafer）技术是集成电路研发机构为降低芯片开发成本而引入的芯片制造技术。MPW技术把几到几十种工艺上兼容的单个芯片拼装到一个宏芯片（Macro-Chip）上，然后以步进的方式排列到一到多个晶圆上。这样可使昂贵的制版和硅片加工费用由几十种芯片分担。SingleIC

Macro-ICWafer22多项目晶圆技术Chip1Chip1Chip6Chip2Chip5Chip4Chip3$30000$30000<$5000如果同时加工6种芯片，则每种芯片的制造费用就可以根据面积分摊，可以减少到单独制造时的1/6，从而极大地降低芯片制造成本。

231.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围24集成电路设计知识范围系统知识计算机/通信/信息/控制等学科电路知识模拟/数字/模数混合/RFIC/MMIC工具知识

随着设计自动化程度的提高，出现了如Cadence、Synopsis和MentorGraphics等开发电子设计自动化（EDA）软件的专业公司。从功能验证、逻辑分析和综合、电路分析到版图设计都有多家公司提供的多种类型软件工具的支持。2526在逻辑电路级从事设计的工程师就需要掌握VHDL或VerilogHDL等硬件描述语言及相应的分析和综合工具；在晶体管级从事电路设计的工程师就需要掌握SPICE或类似的电路分析工具；设计版图时则需要掌握版图设