《基于S3C2440的嵌入式Linux开发实例》课件第2章

2.1嵌入式微处理器的结构和类型2.2ARM9微处理器简介2.1.1嵌入式微处理器的分类

嵌入式微处理器是指应用在嵌入式计算机系统中的微处理器。如图2-1所示，嵌入式硬件系统一般由嵌入式微处理器、存储器和输入/输出部分组成。其中嵌入式微处理器是嵌入式硬件系统的核心，通常由三大部分组成：控制单元、算术逻辑单元和寄存器。2.1嵌入式微处理器的结构和类型图2-1嵌入式硬件系统的基本结构各部分的主要功能如下：

●控制单元：主要负责取指、译码和取操作数等基本动作，并发送主要的控制指令。

●算术逻辑单元：算术逻辑单元分为两部分，一部分是算术运算单元，主要处理数值型的数据。

●寄存器：用于存储暂时性的数据。主要是指从存储器中所得到的数据(这些数据被送到算术逻辑单元中进行处理)和算术逻辑单元中处理好的数据，再进行算术逻辑运算或存入到存储器中。如果根据嵌入式微处理器用途，可分为以下几类：

(1)嵌入式微控制器(MCU)，又称为单片机。

(2)嵌入式微处理器(EMPU)。

(3)嵌入式DSP处理器。

(4)嵌入式片上系统(SOC)。它是追求产品系统最大包容的集成器件。2.1.2典型32位ARM微处理器的结构和特点

1．ARM处理器

1) ARM概述

(1) ARM7系列处理器。

(2) ARM9系列处理器。

(3) ARM9E系列处理器。

(4) ARM10E系列处理器。

(5) ARM11系列处理器。

(6) SecurCore系列处理器。

(7) OptimoDE。OptimoDE数据引擎内核采用VLIW体系结构，拥有一个完整的用户自定义数据通道。

(8) MPCore。MPCore支持多达四路缓存的协同式对称多任务处理(Four-wayCacheCoherentSynuntricMultiprocessing，SMP)、多达四路的非对称多任务处理(Four-WayAsymmetricMultinrocessing，AMP)，或以上两种模式的混合。

(9) StrongARM/Xscale系列处理器。

Xscale是基于ARMv5TE体系结构的解决方案，是一款性能全、性价比高、功耗低的处理器，支持32位的Thumb指令和DSP指令集，主要应用在数字移动电话、个人数字助理和网络产品等场合。

2) ARM的数据类型

●字(Word)

●半字(Half-word)

●字节(Byte)

3) ARM的运行模式

ARM处理器有7种运行模式，如表2-1所示。大多数应用程序在User模式下执行，当出现特定的异常时，进入相应的6种异常模式之一。每种模式都有某些附加的寄存器保存相应的状态。除User模式外，其他模式都被称为特权模式，可以存取系统中的任何资源。

表2-1ARM处理器的7种运行模式

4)寄存器结构

ARM微处理器共有37个32位寄存器，其中31个为通用寄存器，6个为状态寄存器。但是这些寄存器不能被同时访问，具体哪些寄存器是可编程访问的，取决于微处理器的工作状态及具体的运行模式。(1)通用寄存器R0～R15。

●未分组的寄存器R0～R7。

●分组的寄存器R8～R14。

●程序计数器R15(或者PC)。

(2)当前程序状态寄存器CPSR。CPSR(当前程序状态寄存器)在所有的模式下都是可以读/写的。它主要包含条件标志、中断标志、当前处理器的模式、其他的一些状态和控制标志。CPSR的格式如下：●条件标志包括N，Z，C，V。

●中断标志包括I，F。

● ARM/Thumb控制标志T。

●模式控制位M0～M4，见表2-2。表2-2模式控制位M0～M4

5)指令集

一个CPU的指令集是硬件和软件之间的一个重要的分水岭。根据分层的思想，指令集向上要支持编译器，向下要方便硬件的设计实现。

它有以下特点：

●所有ARM指令都是32位定长，在内存中以4字节边界保存(地址最后两位为0)，这样方便译码电路和流水线的实现。● Load-Store体系结构。

●由于硬件上有桶形(barrel)移位器， 所以ARM可以在一条指令中用一个指令周期完成一个移位操作和一个ALU(算术逻辑)操作。

●任何指令的高4位都是条件指示位，根据CPSR中的N，Z，C，V决定该指令是否执行。

●具有功能很强的加载和存储(Load-Store)多个寄存器的指令：LDM和STM。当发生过程调用或中断处理时，只用一条指令就能把当前多个寄存器的内容保护到内存堆栈中。

6)异常

异常是由内部或外部原因引起。对X86CPU，当有异常发生时，CPU首先到指定的向量地址读取要执行的程序的地址，然后跳转到相应的地址并执行程序；而对于ARMCPU，当有异常发生时CPU是到向量地址的地方读取指令并执行，也就是ARM的向量地址处存放的是一条指令(一般是一条跳转指令)。

ARM将引起异常的类型分为7种，如表2-3所列。表2-3ARM的异常类型

7)内存和I/O地址

ARM的寻址空间是线性地址空间，最大为4 GB。

I/O端口的编址方法即地址安排方式有两种：I/O映射编址和存储器映射编址。

(1) I/O映射编址。如图2-2所示，I/O映射编址采用I/O端口与内存单元分开编址，互不影响。

(2)存储器映射编址。如图2-3所示，存储器映射编址采用I/O端口的地址与内存地址统一编址方式，I/O单元与内存单元在共享同一地址空间。这种编址方式不区分存储器地址空间和I/O端口地址空间，把所有的I/O端口都当做是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储器统一编号的地址号。图2-2I/O映射编址方式

图2-3存储器映射编址方式

2．IntelXScalePXA270处理器

IntelXScalePXA270微处理器提供了一种全新的、高性价比、低功耗且基于ARMv5TE体系结构的解决方案，支持16位Thumb指令和DSP扩充，是Intel公司的StRongARM系列处理器的升级换代产品。其特点如下：

● Intel7～8级超流水线结构带来的高性能和超低功耗；

● Intel动态电压管理，可以动态管理芯片电压和时钟频率，让使用者可以在功耗和性能上取得平衡；

● Intel媒体处理技术，可有效处理多媒体指令；● 128个跳转指令目的地址缓存可存储跳转指令的目的地，让指令预取和指令流水线获得更高效率；

● 32KB数据缓存和指令缓存；调试单元拥有硬件中断功能，可存储256个断点位置；

●64位内核内存数据宽度，可以让内核在600 MHz时钟频率下获得4.8 GB/s的高速数流。

IntelPXA270处理器是针对高端便携式手持设备及工业设备推出的一款高性能、低功耗、功能强大的嵌入式SOC微处理器产品；PXA270的QuickCapture技术使其能够拍摄高达400万像素的图像和视频，并支持低功耗、实时的回放处理；支持24位色的LCD显示，具有256 KB的片上SRAM帧缓冲，和QuickCapture一起加速了图像的回放；支持Intel专用的无线加Speedstep动态电源管理技术，使处理器根据系统运行的不同电源状况，自动切换工作频率和电压，从而实现嵌入的、智能的电源管理。

PXA270处理器加入了wirelessMMX技术和Speedstep动态电源管理技术，不但增强了PXA270的媒体处理能力，而且极大地降低了系统功耗，延长便携产品的电池寿命。PXA270的QuickCapture技术最大可支持400万像素的CCD摄像头，数码摄像功能强大；且具备3D加速功能，满足了游戏应用；支持LAN接口，可以扩展网络应用。● WirelessMMX。

● QuickCapture。

● SpeedStep。SpeedStep技术原用于Intel移动处理器。

PXA270处理器支持专用的无线SpeedStep技术，这种技术可以使处理器根据系统运行的不同电源状况，自动切换工作频率和电压。2.2.1ARM9与ARM7处理器的比较

与ARM7TDMI相比，ARM9TDMI核将处理器的功能显著提高到更高、更强的水平。ARM9TDMI也支持Thumb指令集，并支持片上调试。流水线操作如图2-4所示。2.2ARM9微处理器简介图2-4ARM7的流水线操作到ARM7为止，上述的3级流水线性价比很高，随着对性能要求不断提高，使用原有的3级流水线无法满足要求，因此ARM9处理器使用了5级流水线。5级流水线具体如下：

●取指：从存储器中取出指令，并将其放入指令流水线。

●译码：对指令进行译码。

●执行：把一个操作数移位，产生ALU的结果。

●缓冲/数据：如果需要，则访问数据存储器；否则ALU的结果只是简单地缓冲一个时钟周期，以便所有的指令具有同样的流水线流程。

●回写：将指令产生的结果回写到寄存器堆，包括任何从存储器中读取的数据。

图2-5比较了ARM7的3级流水线和ARM9的5级流水线。图2-5ARM7和ARM9流水线操作对比2.2.2三星S3C2440XARM9处理器基础

EY-2440-S的CPU为ARM920T内核的三星S3C2440芯片，由于有MMU可以运行标准的ARM-LINUX内核。 EY-2440-S及相关产品的资料可以访问博创公司的网站获得。

EY-2440-S开发箱的硬件配置如表2-4所示。表2-4UP-NetARM2440-S的硬件配置

ARM920T核由ARM9TDMI、 存储管理单元(MMU)和高速缓存三部分组成。

在时钟方面，该芯片集成了一个具有日历功能的RTC和具有PLL(MPLL和UPLL)的芯片时钟发生器。MPLL产生主时钟，能够使处理器工作频率最高