工学微机原理与接口技术

2024/8/161/52微型计算机原理与接口技术学习成就未来!第二章8086系统结构吴迎年WuYingNian@126.com2024/8/162/52本章内容导读CPU（8086）的结构CPU（8086）的引脚信号和工作模式8086系统存储器的组织和分类CPU（8086）的操作和时序2024/8/163/52本章学习要求

熟悉8086CPU的内部结构及引脚功能和系统配置；掌握8086CPU的寄存器结构、功能和使用方法；掌握标志寄存器中各标志位的定义；掌握存储器的分段表示，熟悉其分体结构和堆栈

熟悉总线周期与指令周期、时钟周期的关系；了解总线时序。2024/8/164/52CPU（8086）的结构

由于当时制造工艺和生产成本的原因，微处理器的结构受到引脚数目、芯片面积和器件速度的限制。8086CPU的特点引脚功能复用单总线、累加器结构可控三态电路总线分时复用Intel8088—准16位处理器，内部寄存器及内部操作均为16位，外部数据总线8位。8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引脚有个别差异。2024/8/165/52CPU（8086）的结构8086概况：1979年推出，第一代超大规模集成电路（VLSI）微处理器，采用HMOS工艺制造，内含2.9万晶体管。数据总线宽度16位，地址总线宽度20位；可直接寻址空间220＝1M字节单元；16位数据总线与地址总线复用。采用单一的+5V电源，一相时钟，时钟频率为

5MHz（8086），10MHz（8086－1），8MHz（8086－2）。133条指令，指令长度1～6字节，指令最短执行时间为0.4μs（平均0.5μs）。2024/8/166/52CPU（8086）的结构一、8086CPU的内部结构总线接口部件BIU（BusInterfaceUnit）16位段地址寄存器16位指令指针寄存器IP存放下一条要执行指令的偏移地址3)20位物理地址加法器完成16为逻辑地址－>20位物理地址的转换4)6字节指令队列预放六字节的指令代码5)总线控制逻辑指令执行部件EU（ExecutionUnit）算术逻辑运算单元ALU完成8位或16位二进制运算2）标志寄存器PSW存放ALU运算结果特征3)寄存器组4个通用16位寄存器；4个专用16位寄存器4)EU控制器取指令控制和时序控制部件2024/8/167/52CPU（8086）的结构2024/8/168/52CPU（8086）的结构2024/8/169/52CPU（8086）的结构2024/8/1610/52CPU（8086）的结构2024/8/1611/52CPU（8086）的结构2024/8/1612/52CPU（8086）的结构2024/8/1613/52CPU（8086）的结构二、8086CPU的寄存器结构StackPointerBasePointerSourceIndexDestinationIndexCodeSegmentDataSegmentStackSegmentExtraSegmentInstructionPointerAccumulatorXBaseXCounterXDataX2024/8/1614/52CPU（8086）的结构2024/8/1615/52CPU（8086）的结构2024/8/1616/52CPU（8086）的结构指针与变址寄存器BP和SP称为指针寄存器常与SS联用,来确定堆栈段中的某一存储单元的地址.SI和DI称为变址寄存器常与DS联用,来确定数据段中的某一存储单元的地址.在串指令中,SI与DS联用;DI与ES联用.2024/8/1617/52CPU（8086）的结构2024/8/1618/52CPU（8086）的结构2024/8/1619/52CPU（8086）的结构1514131211109876543210OFDFIFTFSFZFAFPFCF方向标志中断标志跟踪标志TraceFlag控制标志进位标志奇偶标志半进位标志零标志符号标志溢出标志状态标志标志寄存器的格式及各位的含义2024/8/1620/52CPU（8086）的结构1.状态标志：表示前面的操作执行后，算术逻辑部件处于怎样一种状态。例如，是否产生了进位，是否发生了溢出等等。程序中，可以通过对某个状态标志的测试，决定后面的走向及操作。例如：STATE:INAL,0DAH;TESTAL,02H;JZSTATE全零标志ZF（ZeroFlag）：若运算结果为0，则ZF＝1；否则ZF＝0。例1：MOVAL,4SUBAL,4例2：XORAX,AX

执行后，ZF=?

执行后，ZF=12024/8/1621/52CPU（8086）的结构进位标志CF（CarryFlag）：它反映：加法时，最高位（字节操作时的D7位，字操作时的D15位）是否有进位产生。减法时，最高位（字节操作时的D7位，字操作时的D15位）是否有借位产生。例如：

MOVAL,3;SUBAL,4;执行后，CF＝1。CF可以表示无符号数的溢出.奇偶校验标志PF（ParityFlag）：若运算结果低8位中“1”的个数为偶数，则PF＝1；否则PF＝0。例：MOVAL,2ADDAL,1

执行后，PF位为1。2024/8/1622/52CPU（8086）的结构

辅助进位标志AF（AuxiliarycarrryFlag）：也称“半进位标志”，它反映：加法时，第3位向第4位有进位;减法时，第3位向第4位有借位。

溢出标志OF（OverflowFlag）：若运算过程中发生了“溢出”，则OF＝1。定义：运算结果超出计算装置所能表示的范围，称为溢出。OF为是根据操作数的符号及其变化情况来设置的:若两个操作数的符号相同,而结果的符号与之相反时,OF=1;否则,OF=0.它是用来表示带符号数的溢出的.2024/8/1623/52[例题]将5394H与－777FH两数相加,并说明其标志位状态.

0101 0011 1001 0100+ 1000 1000 1000 0001 1101 1100 0001 0101运算结果为－23EBH,并置标志位为:

进位标志CF=0; 奇偶校验PF=0;

辅助进位AF=0; 全零标志ZF=0;

符号标志SF=1; 溢出标志OF=0.2024/8/1624/52CPU（8086）的结构2.控制标志(3位)：每一位控制标志都对一种特定的功能起控制作用。可以通过专门的指令对其进行“置位”（Set）或“复位”（Reset）。中断标志IF（InterruptEnableFlag）：如果IF置“1”，则CPU可以接受可屏蔽中断请求；反之，则CPU不能接受可屏蔽中断请求。指令系统中有两条专门的指令可以置“1”或置“0”IF标志位：

STI使IF置“1”，即开放中断。

CLI使IF清“0”，即关闭中断方向标志DF（DirectionFlag）：用于串操作指令中的地址增量修改（DF＝0）还是减量修改（DF＝1）。

STD(SeTDirection)，CLD(ClearDirection)。跟踪标志TF（TrapFlag）：若TF＝1，则CPU按跟踪方式（单步方式）执行程序。2024/8/1625/52CPU（8086）的引脚信号和工作模式2024/8/1626/52中断相关引脚INTR：可屏蔽（Maskable）中断请求信号，输入，高电平有效。外设向CPU发出中断请求。INTA：中断响应信号，输出，低电平有效。CPU对中断请求的响应。CPU在每条指令的最后一个时钟周期采样INTR信号，若发现INTR信号有效（为高电平），并且中断允许标志IF=1时，CPU就会在结束当前指令后，响应中断请求，进入中断响应周期。其间，将通过INTA引脚向发出请求信号的设备（中断源）发出中断响应信号。NMI(Non-MaskableInterruptrequest):非屏蔽中断请求信号，输入，正跳变有效。“不受IF的影响”。2024/8/1627/52存储相关引脚BHE/S7：高8位数据允许/状态（BUSHighEnable/Status）复用引脚

8086有16条数据线，可用低8位传送一个字节，也可用高8位传送一个字节，还可用高8位和低8位一起传送一个字（16位）。BHE就是用来区分这几类传输的。

WR:写信号，输出，三态，低电平有效；

RD:读信号，输出，三态，低电平有效。当读信号（或写信号）有效时，表示CPU正在进行读(或写)存储器或IO端口的操作。究竟是读(或写)存储器还是IO端口，由CPU输出的另一个专门信号M/IO决定。M/IO(Memory/IO):访问存储器或IO端口信号，输出，三态。为高电平时，表示CPU当前正在访问存储器……2024/8/1628/52存储相关引脚ALE(AddresslatchEnable):地址锁存允许信号，输出，高电平有效。由于8086/8088的一部分地址线和数据线采用分时复用。在一个总线周期内总线上先传送地址，接着传送数据。但在一般情况下，存储器或I/O接口电路，要求在整个总线周期内保持稳定的地址信息。这样，就需要将这些地址信息保存起来。与8086/8088配套的锁存器电路为8282/8283,用ALE做锁存允许信号。DEN(DataEnable):数据允许，输出，三态，低电平有效。作为总线收发器(8286/8287—数据总线驱动器)的控制信号。DT/R(DataTransmit/Receive)：数据发送/接收控制，输出，三态。READY（Ready）准备就绪信号，输入，高电平有效。由存储器或I/O端口发来的响应信号，表示外部设备已经准备就绪。2024/8/1629/52

锁存器的应用t0t1t2

锁存器工作时间图输入D选通输出QQ跟随D保持t2时D的锁存值D0D1Dn-1Qn-1Q1Q0选通n位数据总线ALE(AddresslatchEnable):地址锁存允许信号2024/8/1630/52HOLD(Holdrequest):总线请求，输入，高电平有效。HLDA(HoldAcknowledge):总线请求响应，输出，高电平有效。T1T2T3T4CLKHOLDHODAAD15－AD0,A19/S6－A16/S3CPU放弃三态WR,RD,……总线控制权MN/MX:最小/最大模式控制信号模式与总线控制引脚2024/8/1631/52CPU在每个时钟周期的上升沿采样HOLD，如果允许让出总线，就在当前总线周期完成时(T4状态)，从HLDA引脚发出一个回答信号，对HOLD请求发出响应。同时，CPU使地址/数据总线和有关控制信号线进入高阻状态(第三态)——放弃总线控制权。另一方面，总线请求部件(如DMAC)收到有效HLDA信号后，就获得了总线控制权。在此期间，HOLD和HLDA都保持高电平，在总线占有部件(当前总线主)用完总线之后，将把HOLD信号变为低电平，表示现在放弃对总线的占用。CPU收到低电平的HOLD之后，它将HLDA变为低电平。从此，CPU又获得了总线控制权。

模式与总线控制引脚2024/8/1632/52CPU（8086）的引脚信号和工作模式最小模式和最大模式最小模式，也称“单处理器系统”，即在系统中只有一个8086处理器，全部的系统总线信号均由8086直接产生。总线控制逻辑减到最少，故称最小模式。最大模式，也称“多处理器系统”，即系统中包含两个或多个处理器，其中一个为主处理器（8086），其他的处理器为“协处理器”（CO－Processor）。通常，和8086配合使用的协处理器有两个：一个是数值运算协处理器8087，一个是输入/输出协处理器8089。两种工作模式选择不是由程序控制的，而是由硬件设定的。CPU的引脚MN/MX端接高电平＋5V时，构成最小模式，接低电平时构成最大模式。2024/8/1633/52CPU（8086）的引脚信号和工作模式2024/8/1634/52CPU的操作和时序指令周期（InstructionCycle）：执行一条指令所需的时间称为指令周期。一个指令周期由几个总线周期组成。总线周期（BusCycle）：BIU完成一次访问存储器或I/O端口操作所需的时间。一个总线周期至少包含4个时钟周期（T1-T4）。时钟周期（ClockCycle）：CPU的时钟频率的倒数，也称T状态。总线周期总线周期总线周期指令周期M1(MachineCycle)(取指）M2(读存储器)

M3(写存储器)

时钟周期(T状态)2024/8/1635/52CPU的操作和时序8086的主要操作时序：系统的复位和启动最小模式下的总线操作（读／写／空操作）最小模式下的总线保持最大模式下的总线操作最大模式下的总线请求／允许2024/8/1636/52CPU的操作和时序系统的复位和启动复位时各内部寄存器的值参见教材P49表2-13CLK不作用状态浮空三态门输出信号内部RESETRESET输入2024/8/1637/52CPU的操作和时序最小模式下的总线操作（读总线周期）T1T2T3TwT4M/IOREADYCLK地址状态输出地址数据输入A19/S6-A16/S3BHE/S7AD15-AD0ALERDDT/RDEN2024/8/1638/52CPU的操作和时序2024/8/1639/52CPU的操作和时序总线空操作只有在CPU和存储器或I/O端口交换数据时,CPU才执行总线周期,否则就进入了总线空闲周期Ti。但此时CPU内部操作仍在进行。如ALU执行运算，内部寄存器之间数据传输等。总线空操作是总线接口部件BIU对总线执行部件EU的等待。2024/8/1640/52CPU的操作和时序最小模式下的总线保持CLKHLDAHOLD2024/8/1641/528086系统存储器的组织和分类2024/8/1642/528086系统存储器的组织和分类整个存储空间可分为16个逻辑段,可以是连续分开或重叠的.凡能被16或10H整除的地址处均可分段.也就是说最末一个为16进制数字为0H的地址单元处均可开始分段。2024/8/1643/528086系统存储器的组织和分类逻辑地址：用来表示存储器逻辑单元的地址，由段基址和偏移地址组成，程序设计时采用逻辑地址。物理地址：存储器的绝对地址，从00000～FFFFF