20组-简易数字存储示波器

简易的数字存储示波器20组:张贤谭书伟邓晓平辅导老师:黄根春摘要：本系统基于数字存储示波器的原理，采用89C51单片机和可编程逻辑器件（CPLD ）为控制核心，由前期信号处理、触发、采集存储、数据处理、后期信号处理、波形显示和操作界面等功能模块组成。利用CPLD实现大部分的控制逻辑，单片机提供友好的人机界面并协助CPLD对信号进行一些处理，两者通过总线连接。整个系统模块化程度高，接口明确，易于扩展，可靠信高。关键词：示波器单片机现场可编程逻辑器件随机存储器Abstract:OscillographMCUFPGARAM目录1.方案设计与论证 31.1设计要求分析 31.2方案比较论证与选择 31.2.1运算与控制核心 41.2.2程控放大实现方案 41.2.3采样方式 41.2.4频率测量 51.2.5触发方式选择 51.2.6双踪显示实现方案选择 51.2.7存储方案选择 61.3系统实现框图 62.理论分析与计算 62.1模数转换器件位宽的确定 62.2存储器容量 72.3行扫描速率 73.具体电路的设计与实现 73.1前级信号处理电路 73.2触发信号产生电路 83.3采样电路 83.4波形显示电路 93.5水平/垂直位移实现电路 94.软件设计 104.1单片机部分 104.2FPGA部分 105.系统测试与分析 105.1测试仪器 105.2测试条件 105.3测试方法和结果 10【参考文献】 131.方案设计与论证1.1设计要求分析本题要求设计并制作一台用普通示波器显示被测波形的简易数字存储示波器，示意图如下：a.要求仪器具有单次触发存储显示方式，即每按动一次“单次触发”键，仪器在满足触发条件时，能对被测周期信号或单次非周期信号进行一次采集与存储，然后连续显示；扩展要求增加连续触发存储显示方式，在这种方式下，仪器能连续对信号进行采集、存储并实时显示，且具有锁存（按“锁存”键即可存储当前波形）功能。

b.要求仪器的输入阻抗大于100kΩ，垂直分辨率为32级/div，水平分辨率为20点/div。（示波器显示屏水平刻度为10div，垂直刻度为8div。）

c.要求设置0.2s/div、0.2ms/div、20μs/div三档扫描速度，仪器的频率范围为DC～50kHz，误差≤5%。

d.要求设置0.1V/div、1V/div二档垂直灵敏度，误差≤5%,扩展部分要求垂直灵敏度增加0.01V/div档，以提高仪器的垂直灵敏度，并尽力减小输入短路时的输出噪声电压。

e.仪器的触发电路采用内触发方式，要求上升沿触发、触发电平可调。

f.观测波形无明显失真。扩展要求增加双踪示波功能，能同时显示两路被测信号波形；增加水平移动扩展显示功能，存储深度增加一倍，并且能通过操作“移动”键显示被存储信号波形的任一部分。

从要求上看，本设计属于典型的模-数混合系统。其难点在于取样速率的提高、触发方式的控制与系统噪声的抑制。在设计中可将设计任务分解为前向信号处理、触发信号产生、采集存储、数据处理、后向信号处理、波形显示和操作界面等功能模块。1.2方案比较论证与选择1.2.1运算与控制核心方案一：用单片机实现所有控制功能。单片机除了完成基本处理分析外，还需要完成信号的采集，数据处理，波形显示等功能。这种方案系统规模小，有一定的灵活性，但是单片机处理速度达不到对信号进行高速采样要求。方案二：采用独立的FPGA作为系统运算与控制核心。利用FPGA丰富的逻辑资源和处理速度上的优势将系统所有的控制与运算任务交由FPGA完成。这种方案能够实现对系统的精确控制，并且可以达到很高的集成度；但系统内部数据不易观察，调试难度较高。方案三：采用FPGA与单片机结合的方式实现。由单片机对信号进行一些简单的控制处理。由FPGA完成触发、采集存储、数据处理及波形显示等功能逻辑控制。这种方案兼顾了前两个方案的特点，能较好的满足题目要求。综合比较以上各方案，我们采用方案三。1.2.2程控放大实现方案方案一：由增益可编程放大器（PGA）实现。此类集成芯片可通过改变其控制端的逻辑电平得到不同的增益，控制简单方便、精确度高并且带宽很大，可以处理高频信号。但是通过PGA得到的增益为定值且挡数有限，灵活性较差、成本太高。方案二：由普通宽带运放LF356、模拟开关CD4051配合精密电位器实现。单片机控制CD4051选通不同通道的接入电阻值，从而得到不同的增益,实现从0.01V/div到1V/div的多挡的垂直分辨率。这种方案易于扩展调试，高频信号失真小，控制简单。综上所述，我们采用方案二。1.2.3采样方式方案一：等效时间采样。采用中高速模数转换器，对于频率较高的周期性信号采用等效时间采样的方法，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀地分布于信号波形的不同位置。其中步进延迟是每一次采样比上一次样点的位置延迟△t时间。实质就是实现将周期性的高频信号经过取样变成波形与之形状相似的周期性低频信号，然后做进一步处理。方案二：实时采样实时采样是在信号存在周期对其采样。根据采样定理，采用速率必须高于信号最高频率分量的２倍。对于周期的正弦信号，一个周期内应该有２个采样点。为了不失真的恢复原被测信号，通常一个周期内就需要采样８个点以上。为了配合高速模数转换器，必须用FPGA代替单片机准确的定时控制ADC的采样速率。以实现高速实时采样。等效时间采样虽然可以对很高频率的信号进行采样，可是步进延迟的采样技术与电路较为复杂。再者，它只限于处理周期信号，而且对单次触发采样无能为力。实时采样可以实现整个频段的全速采样，因此本设计采用方案二。根据题目的要求垂直分辨率为32级/div，以8格计，y方向上应该有256个点，所以A/D转换的位数不低于8位。再者考虑到对高速采样的要求，本设计采用AD公司的12位并行高速模数芯片AD9220，最高采样率10MHz，满足精度和速度上的要求。1.2.4频率测量方案一：用单片机扫描存储在RAM中波形数据，找到波形的上升过零点位置或者波形数据的峰值，并记录此时的地址ADR1，在扫描下一个波形的上升过零点位置或者波形数据的峰值，并记录此时的地址ADR2，通过如下公式计算出波形的频率：f=1/[B×(ADR2-ADR1)/20]其中，B为水平分辨率，单位为s/div。方案二：等精度测量法在预定的闸门时间T0内，分别用计数器1和计数器2同时对被测信号fx和基准信号f0进行计数，设所得值为Nx和N0，则被测信号的频率为：;在测量中，闸门的开启和关闭都由被测信号的上升沿（或下降沿）来控制，因而与Nx的计数保持同步，因而Nx不存在误差，但是对于基准信号f0来说，闸门的开启和闭合仍然是随机的，因而N0存在±1的误差，测频的最大相对误差为：.由上式看出，测频精度与被测信号频率没有关系，只要N0和f0足够大，系统可以满足很高的精度要求。因此，参考计数器的最高计数频率的限制，选取合适的基准信号频率和恰当的闸门开启时间，便可以在0.1Hz～16MHz的范围内使测频精度不变，即等精度测量。方案一计算的频率数据的精度不会很高，加上采样的不稳定，必将导致频率测量的不正确。虽方案二较方案一复杂，但精度很高。其输入的信号的脉冲就是比较器的触发脉冲。本设计采用采用方案二。1.2.5触发方式选择方案一：采用硬件产生触发信号。将信号限幅放大后，通过比较器与可通过电位器调整的门限电平相比较，将比较器输出的上升沿作为触发信号。这种方案可以实现触发电平的连续调节，但电路实现比较复杂。方案二：通过软件采用数字方式实现触发功能。通过设定一判断采样存储的波形数据是否大于某一预设值的标志位，将其作为触发信号。此方案可以节省外围硬件电路，但由于采样数据的离散性，在连续触发模式下会产生波形的抖动。为了得到稳定的波形，我们采用方案二。1.2.6双踪显示实现方案选择方案一：每一通道都使用一套独立的ADC和存储器，双踪显示时，只要轮流选择不同通道的波形数据，就可以实现两路波形的同时显示。方案二：只使用一片ADC，一片存储器，在采样时通过切换两路模拟信号，将采集到的数据分别存储到存储器的奇地址和偶地址上，双踪显示时，先扫描奇地址的数据，再扫描偶地址的数据，便可实现双踪显示。两种方案都涉及信号的高速切换，方案一是数字信号的高速切换，方案二是模拟信号的高速切换，实现的效果基本相同，考虑到设计的成本，选择方案二。1.2.7存储方案选择方案一：采用静态RAM存储采样量化后的数据，FPGA控制RAM的地址线。由于数据不但要求高速存储，还要高速读取、转换输出，因而需要考虑一方工作而另一方要高阻态隔离的问题，这样就使硬件、软件都变得繁琐复杂。方案二：采用双口RAM（IDT7132）存储量化后的波形数据，同样用FPGA控制RAM的地址线。IDT7132有两组互相隔离的数据线、地址线、片选线和读写控制线，它们可对RAM内部的存储单元同时进行读写操作，并且互不影响，这样就解决了高速存储和读取的问题。方案三：充分利用FPGA的逻辑阵列和嵌入式阵列，将双口RAM写入到FPGA内部，这样可以免除外接RAM，既可以减少硬件电路的复杂，又可以提高简易数字示波器的可靠性。三种方案均可以实现对数据存储。但很明显，方案三可靠简单，本设计采用方案三。1.3系统实现框图经如上方案论证与选择,可得系统实现框图如下:aaYbMCU(AT89S52)阻抗变换程控放大AD9220增益控制交互接口触发控制显示控制FPGARAMADG712MAX195DAC0800DAC0800示波器键盘与LCD图1-3系统实现框图2.理论分析与计算2.1模数转换器件位宽的确定ADC芯片位宽确定的根据是系统的垂直分辨率。垂直分辨率是32级/div，垂直刻度为8div，则要求信号的量化级数N=32X8=256，故ADC位宽至少应是n=log2N=log2256=8。DAC进行转换所需数据是由ADC转换所得，所以DAC也应采用8位的器件。2.2存储器容量存储器的容量与示波器的存储深度有关，设计要求水平分辨率是20点/div，示波器水平刻度为10div，所以满屏应显示的点数是N=20X10=200考虑到双踪显示的要求，应将点数扩大一倍，即400点；同时考虑到水平移动扩展功能的需要，还需增加存储器的容量，因此，选取RAM的容量为1KB。2.3行扫描速率由于除直采直放方式外，都是对已经存储的数据进行回放，故显波速率不必等于采样速率，但这个速率过低则会产生显示波形闪烁不定的现象，所以为了充分利用人眼的视觉暂留效应，屏幕刷新率至少应为50Hz。考虑双踪显波的要求，刷新率应不小于100Hz，即行扫描速率应大于100Hz。场向波形数据的读出速率至少应为F=100X20X10=20000（Hz）DAC转换速率也要高于此频率。3.具体电路的设计与实现3.1前级信号处理电路题目要求信号的输入范围－4V～4V，即输入信号的最大幅度为8V,AD9220输入电压的范围为0～5V，即输入信号的最大幅度为5V；垂直分辨率为0.01V/div～1V/div共七挡，故前级程控放大电路的范围为0.625≤N≤62.5；为配合AD9220参考电平的范围，需要对信号进行2.5V的平移，这个电位由运放构成的一级加法器供。表3-1垂直灵敏度－衰减放大系数对应关系垂直灵敏度（/div）10mv20mv50mv0.1v0.2v0.5v1v衰减放大系数62.531.2512.56.253.1251.250.625放大器增益带宽的考虑：题目要求达到50KHZ的输入带宽，对应的增益带宽积为3.125MHZ(62.5×50KHZ)。若用AD844，其增益带宽为900MHZ，理论上可以达到指标。图3－1前级程控放大衰减电路3.2触发信号产生电路触发信号的产生采用高速比较器（LM311），信号从同相端输入，保证上升沿触发。当输入信号电平高于参考电压时产生脉冲，FPGA内部通过检测其输出脉冲决定是否触发。比较器参考电平即为触发电平，可通过电位器调节。这样便可实现内触发、上升沿触发且触发电平可调的要求。末级的施密特触发器为了消除比较器出来方波边沿处的“振铃”现象。触发电路如图3-2所示：图3.2触发电路3.3采样电路本设计采用了AD公司的12位高速模数转换芯片，它采用一种带有宽带输入采样－保持放大器的四级流水结构，使其在指定采样率的情况下为12位数据精确提供了数字输出错误修正，保证了在整个操作温度范围内没有误码。该芯片采用单电源供电，最高可达到10MSPS的采样率。它的参考电压配置有内部和外部两种，我们采用内部参考电压，将VREF和SENSE短接时，参考电压为1V；而将SENSE和REFCOM短接时可产生2.5V的参考电压，我们选择第二种方式，即2.5V参考电压。由于芯片是单电源供电，输入信号电压范围为0～2×VREF，故需要将双极性输入信号加上偏置，使其变为单极性输入。图3.4AD9220电路连接图3.4波形显示电路行扫描信号每次从RAM中的地址单元读出一个数据送D/A转换器转换，还原为模拟量送Y轴显示；同时，将地址按同样顺序经累加器累加后送出，经D/A转换为阶梯波作为水平扫描的时基信号送X轴显示。图3.5波形显示电路3.5水平/垂直位移实现电路水平/垂直位移的实现过程是：三个独立的精密可调电位器分别实现对5V的分压，此电压通过MAX195采样，若将采样值叠加在输出到DAC的数字量则实现波形的垂直位移；若叠加在扫描起始地址上则实现波形的水平位移。MAX195是单通道的，不同模式下使用模拟开关ACG712分别选通对不同的控制电压采样。其电路图如图3-6所示。图3-6位移实现电路4.软件设计4.1单片机部分软件开发平台：

◆操作系统WindowsXPsp2

◆开发环境KEILC51单片机部分编程主要完成对系统的控制：根据键盘事件产生的中断信号，实现功能切换，并将该功能下的控制字输出至相应的外围器件。4.2FPGA部分软件开发平台：

◆操作系统WindowsXPsp2

◆开发环境QUARTUSII本系统FPGA软件设计采用Altera公司提供的FPGA设计软件QUARTUSII，采用硬件描述语言VerilogHDL编写程序代码。这部分作为连接单片机和功能部件的桥梁主要完成单片机所送控制信息及D/A采样值的处理。在本设计中主要用以控制AD9851正弦波及多种调制波形并利用DDS原理实现普通调幅的调制波的生成。另外，键盘和LCD显示的控制也用FPGA的逻辑资源实现，缓解了单片机可用I/O资源短缺的状态。5.系统测试与分析5.1测试仪器（1）信号源：YB1620P，QF1055A（2）数字示波器：TektronixTDS1002（3）信号发生器：Agillent5.2测试条件（1）时间：2007-6-（2）温度：26。C5.3测试方法和结果通过普通模拟示波器或者数字示波器的X和Y通道分别加扫描电压，实现波形的显示，通过键盘来设置档位，运用频率计来测量信号的频率，或者直接用数字信号源的频率来比较显示的频率，利用示波器测量信号的峰峰值，和显示作比较；利用数字万用表测量信号的有效值和显示值比较。测试原理框图如下X轴Y轴示波器频率计X轴Y轴示波器频率计数字万用表信号输入信号产生部分信号输入信号产生部分图5-3测试原理框图1）水平分辨率测试数据如下表5-3表5-3-11μs5μs10μsfin/kHzf测/KHz误差δfin/kHzf测/KHz误差δfin/kHzf测/KHz误差δ900.0125.035.0800.0100.030