脉冲与数字电路门电路

关于脉冲与数字电路门电路门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。在数字电路中，一般用高电平代表1、低点平代表0，即所谓的正逻辑系统。§2.1概述第2页,共51页，星期六，2024年，5月10ViVoKVccR只要能判断高低电平即可K开------Vo=1,输出高电平K合------Vo=0,输出低电平可用三极管代替第3页,共51页，星期六，2024年，5月R1R2AF+VccuAtuFt+Vcc0.3V三极管的开关特性：第4页,共51页，星期六，2024年，5月二极管与门FD1D2AB+12V设二极管的饱和压降为0.3伏。§2.2分立元件门电路

第5页,共51页，星期六，2024年，5月二极管或门FD1D2AB-12V第6页,共51页，星期六，2024年，5月R1DR2AF+12V+3V三极管非门嵌位二极管（三极管的饱和压降假设为0.3付）第7页,共51页，星期六，2024年，5月R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门与非门第8页,共51页，星期六，2024年，5月1.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。分立元件门电路的缺点第9页,共51页，星期六，2024年，5月2.3.1TTL与非门的基本原理与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路等。§2.3TTL集成门电路第10页,共51页，星期六，2024年，5月TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

第11页,共51页，星期六，2024年，5月1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

第12页,共51页，星期六，2024年，5月+5VFR4R2R13kR5T3T4T1b1c1ABC1.任一输入为低电平（0.3V）时“0”1Vuouo=5-uR2-ube3-ube43.4V高电平！

第13页,共51页，星期六，2024年，5月2.输入全为高电平（3.4V）时“1”全导通电位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

第14页,共51页，星期六，2024年，5月2.输入全为高电平（3.4V）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uF=0.3V

第15页,共51页，星期六，2024年，5月一、电压传输特性2.3.2TTL与非门的特性和技术参数测试电路&+5Vuiu0第16页,共51页，星期六，2024年，5月u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输特性输出高电平输出低电平第17页,共51页，星期六，2024年，5月1.输出高电平UOH、输出低电平UOL

UOH2.4V

UOL

0.4V便认为合格。

典型值UOH=3.4VUOL

0.3V。2.阈值电压UTui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。UT=1.4V第18页,共51页，星期六，2024年，5月二、输入、输出负载特性&&？1.前后级之间电流的联系第19页,共51页，星期六，2024年，5月R1T1+5V前级输出为高电平时前级后级反偏前级流出电流IOH（拉电流）+5VR4R2R5T3T4

第20页,共51页，星期六，2024年，5月前级输出为低电平时R1T1+5V前级后级流入前级的电流IOL

约1.4mA(灌电流)+5VR2R13kT2R3T1T5b1c1

第21页,共51页，星期六，2024年，5月灌电流的计算饱和第22页,共51页，星期六，2024年，5月关于电流的技术参数第23页,共51页，星期六，2024年，5月2.扇出系数与门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时例如：

第24页,共51页，星期六，2024年，5月+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时

第25页,共51页，星期六，2024年，5月输出低电平时，流入前级的电流（灌电流）：输出高电平时，前级流出的电流（拉电流）：一般与非门的扇出系数为10。

由于IOL、IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。第26页,共51页，星期六，2024年，5月3.输入端通过电阻R接地的情况Rui输入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

第27页,共51页，星期六，2024年，5月R较小时R较小时，ui<UT

相当输入低电平，所以输出为高电平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

第28页,共51页，星期六，2024年，5月R增大R

ui

ui

UT时，输入变高，输出变低电平。R临界=1.45K

Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC

第29页,共51页，星期六，2024年，5月1.悬空的输入端相当于接高电平。2.为了防止干扰，可将悬空的输入端接高电平。说明第30页,共51页，星期六，2024年，5月4.平均传输时间tuiotuoo50%50%tpd1tpd2平均传输时间第31页,共51页，星期六，2024年，5月2.4.1集电极开路的与非门（OC门）集电极悬空无T3,T4+5VFR2R13kT2R3T1T5b1c1ABC

T3T4§2.4其它类型的TTL门电路第32页,共51页，星期六，2024年，5月&符号！第33页,共51页，星期六，2024年，5月应用时输出端要接一上拉负载电阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC

第34页,共51页，星期六，2024年，5月1.OC门可以实现“线与”功能&&&UCCF1F2F3FF=F1F2F3RL输出级

UCCRLT5T5T5

F第35页,共51页，星期六，2024年，5月F=F1F2F3?任一导通F=0UCCRLF1F2F3F

第36页,共51页，星期六，2024年，5月全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F

第37页,共51页，星期六，2024年，5月2.负载电阻RL和电源UCC可以根据情况选择&J+30V220VJ如RL用继电器线圈（J）替代，可以实现对其它电路的控制。第38页,共51页，星期六，2024年，5月问题1.如何确定上拉电阻RL?（RL(max)

RL(min)）参考：阎石《数字电子技术基础》P802.一般的TTL与非门能否线与？参考：杨福生《电子技术》P320第39页,共51页，星期六，2024年，5月2.4.2三态门E---控制端+5VFR4R2R1T2R5R3T3T4T1T5AB

DE

第40页,共51页，星期六，2024年，5月01截止+5VFR4R2R1T2R5R3T3T4T1T5AB

DE

第41页,共51页，星期六，2024年，5月10导通截止截止高阻态+5VFR4R2R1T2R5R3T3T4T1T5AB

DE

第42页,共51页，星期六，2024年，5月&ABF符号功能表低电平起作用第43页,共51页，星期六，2024年，5月&ABF符号功能表高电平起作用第44页,共51页，星期六，2024年，5月０１０三态门主要作为TTL电路与总线间的接口电路用途：E1、E2、E3轮流接入高电平，将不同数据（A、B、C）分时送至总线。E1E2E3公用总线

ABC第45页,共51页，星期六，2024年，5月2.5.1MOS反相器0UDSID负载线ui=“1”ui=“0”uo=“0”uo=“1”uiuoUCCRDS§2.5MOS门电路

第46页,共51页，星期六，2024年，5月uiuoUCCuiuoUCC实际结构？等效结构第47页,共51页，星期六，2024年，5月2.5.2CMOS反相器UCCST2DT1AFNMOS管PMOS管CMO