吉大网络教育作业 微机原理

1：8237DMA控制器有四种工作方式，其中，传输率较高的一种是

()O

1.单字节传送方式

2.请求传送方式

3.块传送方式

4.级联方式

2：在Reset信号到来后，8088CPU的启动地址为（）。

1.为增加内存的容量

2.减少高速CPU和慢速内存之间的速度差异

3.增加寄存器

4.增加I/O接口

3：8259A的IRR作用是（）。

E1.保存正在请求的中断级

C2.保存正在服务的中断级

C3.保存中断屏蔽信息

C4.保存中断类型码

4：CPU响应INTR引脚的中断请求的条件是（）。

C1.IF=0

E2.IF=1

3.TF=0

4.TF=1

5：8253软启动前，GATE必需为（）态。

L低电平

2.任意

3.高电平

4.上升沿

6：采用Cache技术的主要目的是（）。

C1.为增加内存的容量

E2.减少高速CPU和慢速内存之间的速度差异

C3.增加寄存器

匚4.增加I/O接口

7：在中断响应周期内，将IF置0是由（）。

L硬件自动完成的

2.用户在编制中断服务程序时设置的

3.关中断指令完成的

4.堆栈指令完成的

8：某静态RAM芯片的容量为8KX8位，贝！J（）。

C1.该芯片的地址线是11根

匚2.该芯片的地址线是12根

E3.该芯片的地址线是13根

C4.该芯片的地址线是16根

9：ASSUME伪指令的功能是（）。

1.过程定义

2.逻辑段定义

3.宏定义

4.段寄存器分配

10：下列引起程序中断的四种情况，哪一种需要由硬件提供中断类

型码（）。

匚1.INTO

62.INTR

匚3.NMI

C4.INTn

11：有关RS-232c技术，下列说法中错误的是（）。

C1.可用于连接两台PC机，进行数据传输

C2.属于DTE与DCE之间的接口标准

3.并行传送数据

°4.属于EIA标准

12：寄存器间接寻址方式中，操作数在（）中。

匚1.通用寄存器

2.堆栈

E3.内存单元

C4.段寄存器

13：8086CPU复位后，执行的第一条指令的物理地址是（）。

口1.00000H

C2.0000FH

E3.FFFF0H

C4.FFFFFH

14：在8255A中，可工作于位控方式的端口是（）。

匚1.端口

匚2.B端口

E3.C端口

匚4.A和D端口

15：8086CPU内标志寄存器中的控制标志位占（）。

°L9位

2.3位

C3.6位

C4.16位

16：典型的计算机硬件结构主要包括三个组成部分,它们分别是（）。

ELCPU、存储器、I/O设备

C2.CPU、运算器、控制器

C3.存储器、I/O设备、系统总线

C4.CPU、控制器、I/O设备

17：波特率是（）。

E1.每秒钟传送的位数

C2.每秒钟传送的字节数

C3.每秒钟传送的字数

C4.每秒钟传送的ASCH码字符数

18：CPU接收中断类型码，将它左移（）位后，形成中断向量的起

始地址，存入暂存器中。

C1.1

E2.2

C3.3

「4.4

19：在8253计数器0工作在方式1时，在计数中途OUTO为（）。

□1.由高变低

C2.由低变高

C3.高电平

E4.低电平

20：8255芯片有（）种基本工作方式。

匚1.为增加内存的容量

E2.减少高速CPU和慢速内存之间的速度差异

C3.增加寄存器

C4.增加I/O接口

21：MOVAX,ES：[BX][SI]的源操作数的物理地址是（）。

C1.16X(DS)+(BX)+(SI)

E2.16X(ES)+(BX)+(SI)

C3.16X(SS)+(BX)+(SI)

C4.16X(CS)+(BX)+(SI)

22：8255A工作在方式0时，端口A、B、和C的输入/输出有（）

种组合方式。

C1.4

匚2.8

E3.16

「4.32

23：适合程序查询传递控制方式的外部设备是（）。

C1.CRT显示器

2.打印机

C3.LED显示器

C4.BCD拨码盘

24：计算机的主存由（）组成。

1.RAM

匚2.ROM

@3.RAM和ROM

C4.内存和外存

25：在RS-232c串行通信标准总线中，如果通信接口芯片采用8251A,

则RTS信号是由（）发出的。

C1.调制解调器

C2.8251A的发送器

E3.8251A的调制解调控制器

C4.8251A的接收器

26：设SP=2000H,当执行POPAX之后，SP=()。

C1.1FFEH

62,2002H

匚3.1FFFFH

27：8086/8088系统中，I/O寻址空间为（）。

C1.1024

C2.1M

E3.64K

4.32K

28：根据中断向量表的格式，只要知道了中断类型码n就可以找到

相应的中断向量在表中的位置，中断向量在表中的存放地址=（）o

区1.4Xn

匚2.8Xn

匚3.16Xn

匚4.32Xn

29：十进制数-75用二进制数10110101表示，其表示方式是（）。

C1.原码

E2.补码

C3.反码

C4.ASCH码

30：在构成存储系统时，所用存储芯片单片不能满足字长要求，需

用首先进行（）。

匚L字扩展

E2.位扩展

C3.字位扩展

C4.以上均可

31：在微型计算机系统中，CPU与I/O设备间传送的信号有（）。

口1.数据信息

2.控制信息

匚3.状态信息

E4.以上都是

32：8086执行OUTDX,AL指令时，输出到地址总线上的信息是（）。

C1,AL

C2.AX

C3.DL

E4.DX

33：CPU通过总线对内存或I/O端口存取（读或写）一个字节所需

的时间是一个（）。

@1.总线周期

匚2.时钟周期

C3.指令周期

匚4.存储器周期

34：将累加器AX的内容清零的不正确操作是（）。

□1.ANDAX,0

C2.XORAX,AX

C3.SUBAX,AX

E4.CMPAX,AX

35：8088CPU工作在最大模式下，执行IN或OUT指令产生I/O端口

读信号#10R和写信号#I0W的部件是（）。

匚1.8088CPU

E2.总线控制器

C3.8255并行接口

C4.DMA控制器

36：指令TESTAL,02H的含义是（）。

C1.测试AL的bitO位的逻辑值

E2.测试AL的bitl位的逻辑值

C3.测试AL的bit2位的逻辑值

C4.测试AL的值

37：Reset信号到来后，8088CPU的启动地址为（）。

匚1.00000H

匚2.FFFFFH

总3.FFFFOH

4.0FFFFH

38：8086/8088可用于间接寻址的寄存器有（）。

C1.2个

区2.4个

C3.6个

C4.8个

39：8253使用了（）端口地址。

匚1.1个

匚2.2个

匚3.3个

国4.4个

40：8259A是()。

1.锁存器

2.可编程中断控制器

3.并行I/O芯片

4.串口I/O芯片

1:

8259A特殊循环优先级方式,若设定在R4为最低优先级设备，则

的优先级最高。

回答:

IR5

2：某程序在执行前(CS)=0A7F0H,(IP)=2B40H,该程序的起始

物理地址是

回答:AAA40H

3：存储器芯片地址译码方法有和两种方法。

回答：全地址译码、部分地址译码

4：在8088系统中，中断类型码为7的中断向量的存放地址

是:

回答：28/1CH

5：8086的转移指令根据转移的范围分为段内转移及段间转移，段

内转移的范围不超过。

回答：64K

6：标号有3个属性,属性、属性和

属性。

7：在指令中立即数只能用作操作数，而不能用作目的操

作数。

回答：源

8：8255A的端口可工作于位控方式，端口可

工作于双向方式。

9：指令MOVAX,[BX]的默认段寄存器是o

10：异步串行通信数据格式由起始位、数据位、____________位和

____________位等4部分组成。

回答：奇偶校验、停止

11：8086与8088CPU结构极为相似，都是由

两大部分组成。

回答：EU执行单元、BIU总线接口单元

12；8086有两类中断，它们是中断和中断。

回答：内部，外部

13：已知逻辑地址为2F00H：38A0H,物理地址=

回答：328A0H

14：当总线负载超过其负载能力时，需加接,以增加总

线的负载能力。

回答：总线驱动器

15：在指令ADD[BX],AH中，两个操作数的寻址方式分别是

和O

回答：寄存器间接寻址，寄存器寻址

16：某系统采用8253通道1进行计数，计数值为1234H,若使用工

作方式2,二进制计数方式，则通道1的控制字应为Ho

回答：74

17：DMA控制器与CPU分时使用内存，通常采用三种方法:

回答：CPU停机方式、周期扩展、周期挪用

18：8255的B口有.种工作方式。

回答：2

19：8088微机系统有.条地址线，可寻址的最大物理内存

容量为字节。

回答：20、1M

20：8086CPU通过__________段寄存器和指针寄存器能

准确找到程序代码。

回答：CS、IP

21：键盘按其提供编码方式分为编码键盘和

回答：非编码键盘

22：若中断类型码为23H,则其中断向量地址为

回答：8CH

23：构成8KB的SRAM系统，若采用2114(1KX4)芯片，需用

___________片。

回答：16

24：一般在使用中，利用8253的引脚来启动或禁止某通

道的工作。

回答：GATE

25：微型计算机通过外部设备与外界之间的通信和交换数据称为

回答：输入/输出

26：当8086CPU的引脚MN/MX=1时，称为模式。

回答：最小

27：计算机的指令由和两部分组成。

回答：操作码、操作数

28：硬中断可分为中断和中断两种。

回答：非屏蔽中断NMI、可屏蔽中断INTR

29：8253可编程定时/计数芯片的信号用于控制计数器

的启动和停止。

回答：GATE

30：当8253的通道0工作于方式0时，其二进制最大计数值为

回答：0000H

1：8086/8088可用于间接寻址的寄存器有（）。

匚1.2个

62.4个

匚3.6个

匚4.8个

2：算术移位指令SAL可用于（）。

L带符号数乘2

2.带符号数除2

3.无符号数乘2

4.无符号数除2

3：与LEAAX,BUFFER等价的指令为（）。

匚1.M0VAX,BUFFER

E2.MOVAX,OFFSETBUFFER

匚3.MOVAX,DS：BUFFER

匚4.AXEQUBUFFER

4：寄存器间接寻址方式中，操作数在（）中。

C1.通用寄存器

C2.堆栈

E3.内存单元

C4.段寄存器

5：RESET信号有效后，8086开始执行程序的地址为（）。

C1.00000H

C2.F0000H

E3.FFFF0H

C4.FFFFFH

6：8237DMA控制器有四种工作方式，其中，传输率较高的一种是

()O

匚1.单字节传送方式

匚2.请求传送方式

E3•块传送方式

匕4.级联方式

7：微机控制总线上传送的是（）。

1.存储器和I/O设备向CPU传送的状态信号

2.存储器和I/O接口的地址

3.CPU向存储器和I/O设备发出的命令信号

4.A和C

8：下列指令中，错误的指令是（）。

E

l.MOV[DI],23H

匚2.MOV[BP+DI],CX

匚3.MOV[2000H],AL

C4.MOV

DX,04H

9：8086执行OUTDX,AL指令时，输出到地址总线上的信息是（）。

1.AL

2.AX

3.DL

4.DX

10：典型的计算机硬件结构主要包括三个组成部分,它们分别是（）o

ELCPU、存储器、I/O设备

C2.CPU、运算器、控制器

C3.存储器、I/O设备、系统总线

匚4.CPU、控制器、I/O设备

11：8253可编程定时/计数器工作在方式2时，控制信号GATE变为

低电平后对计数器的影响是（）。

1.等待下一次计数开始

口2.暂时停止现行计数工作

C3.计数器的计数不受该信号的影响

C4.立即开始新的计数

12：在微型机中，主存是由（）组成。

CLRAM和硬盘

C2.ROM和硬盘

C3.RAM、软盘及硬盘

E4.RAM和ROM

13：在中断响应周期内，将IF置0是由（）。

E1.硬件自动完成的

匕2.用户在编制中断服务程序时设置的

匕3.关中断指令完成的

匚4.堆栈指令完成的

14：适合程序查询传递控制方式的外部设备是（）。

°1.CRT显不器

2.打印机

C3.LED显示器

C4.BCD拨码盘

15：串行通信时，如果两个站都能同时接收和发送信息，那么这种

配置方式叫做（）方式。

c1.单工

匚2.半双工

E3.全双工

匕4.总线

16：设系统为20位地址线，采用全译码方式。若用8K义8位RAM

存储器芯片构成256K的存储系统，需要（）位地址线作为片外地

址译码。

C1.5

C2.6

日3.7

C4.8

17：8255A工作在方式。时，端口A、B、和C的输入/输出有（）

种组合方式。

C1.4

匚2.8

E3.16

C4.32

18：某静态RAM芯片的容量为8KX8位，则（）。

CL该芯片的地址线是11根

C2.该芯片的地址线是12根

3.该芯片的地址线是13根

4.该芯片的地址线是16根

19：设SP=2000H,当执行POPAX之后，SP=()0

匚1.1FFEH

62,2002H

匚3.1FFFFH

匚4.2001H

20：在DMA操作期间，8237A选择存储器的信号是A15〜A0,而选择

外设端口的信号是（）。

1.A15~A0

2.A7-A0

C3.DREQ

E4.DACK

21：8086CPU内标志寄存器中的控制标志位占（）。

匚1.9位

E2.3位

匚3.6位

匚4.16位

22：指令TESTAL,40H的含义是（）。

CL测试AL的内容是否等于40

2.测试AL的D6位的逻辑值。

3.测试AL的D2位的逻辑值。

C4.比较AL的内容与80H号存储单元内容是否一致

23：采用Cache技术的主要目的是（）。

°1.为增加内存的容量

E2.减少高速CPU和慢速内存之间的速度差异

C3.增加寄存器

C4.增加I/O接口

24：8086/8088系统中，I/O寻址空间为（）。

匚1.1024

匚2.IM

E3.64K

4.32K

25：计算机的主存由（）组成。

C1.RAM

C2.ROM

E3.RAM和ROM

C4.内存和外存

26：指令TESTAL,02H的含义是（）。

C1.测试AL的bito位的逻辑值

E2.测试AL的bitl位的逻辑值

3.测试AL的bit2位的逻辑值

匚4.测试AL的值

27：8259A是（）。

CL锁存器

E2.可编程中断控制器

C3.并行I/O芯片

C4.串口I/O芯片

28：CPU响应INTR引脚的中断请求的条件是（）。

匚1.IF=0

E2.IF=1

匚3.TF=0

匚4.TF=1

29：十进制数-75用二进制数10H0101表示，其表示方式是（）。

C1.原码

E2.补码

C3.反码

C4.ASCH码

30：在构成存储系统时，所用存储芯片单片不能满足字长要求，需

用首先进行（）。

匚L字扩展

E2.位扩展

匕3.字位扩展

匚4.以上均可

31：8088CPU通过总线对内存或I/O端口进行一次读或写操作的过

程称为一个（）。

□1.时钟周期

E2.总线周期

C3.指令周期

C4.存储器周期

32：CPU接收中断类型码，将它左移（）位后，形成中断向量的起

始地址，存入暂存器中。

C1.1

E2.2

C3.3

匕4.4

33：堆栈的工作原则是（）。

1.先进后出

C2.先进先出

C3.链式存储

□4.随机存储

34：8086CPU复位后，执行的第一条指令的物理地址是（）。

1.OOOOOH

匚2.OOOOFH

63.FFFFOH

匚4.FFFFFH

35：CPU通过总线对内存或I/O端口存取（读或写）一个字节所需

的时间是一个（）。

L总线周期

C2.时钟周期

C3.指令周期

C4.存储器周期

36：在8253计数器0工作在方式1时，在计数中途OUTO为（）。

匚1.由高变低

匚2.由低变高

C3.高电平

E4.低电平

37：ASSUME伪指令的功能是（）。

CL过程定义

C2.逻辑段定义

C3.宏定义

E4.段寄存器分配

38：8253软启动前，GATE必需为（）态。

匚1.低电平

匚2.任意

E3.高电平

C4.上升沿

39：Reset信号到来后，8088CPU的启动地址为（）。

口1.00000H

C2.FFFFFH

E3.FFFFOH

C4.OFFFFH

40：在8255A中，可工作于位控方式的端口是（）。

C1.端口

匚2.B端口

E3.C端口

C4.A和D端口

1：8086CPU通过段寄存器和指针寄存器能准

确找到程序代码。

回答：CS、IP

2：8253可编程定时/计数芯片的信号用于控制计数器的

启动和停止。

回答：GATE

3：微型计算机通过外部设备与外界之间的通信和交换数据称为

回答：输入/输出

4：计算机的指令由_________和两部分组成。

回答：操作码、操作数

5：某系统采用8253通道1进行计数，计数值为1234H,若使用工

作方式2,二进制计数方式，则通道1的控制字应为Ho

回答：74

6：8086的转移指令根据转移的范围分为段内转移及段间转移，段

内转移的范围不超过

回答：64K

7：用4KX4bit的存储器芯片构成32KB的存储器，所需要的芯片数

是片。

回答：16

8：硬中断可分为中断和中断两种。

回答：非屏蔽中断NMI、可屏蔽中断INTR

9；能使8255的PC5输出高电平的控制字为

回答：00001011B/0BH/11

10：8253具有个减1计数器。每个计数器都含有

__________位的初值寄存器。在以二进制计数时，最大计数次数为

以BCD码计数时，最大计数次数为0

回答：3、16、65536、10000

11：当8253的通道0工作于方式0时，其二进制最大计数值为

12：某系统采用8253通道0进行计数，计数值为5432H,若使用工

作方式4,BCD计数方式，则通道0的控制字应为Ho

回答：39

13：8086有两类中断，它们是中断和中断。

回答：内部，外部

14：若中断类型码为23H,则其中断向量地址为

回答：8CH

15：8255的B口有种工作方式。

回答：2

16：已知逻辑地址为2F00H：38A0H,物理地址=

回答：328A0H

17：动态M0S存储器靠存储信息。

回答：电容

18：标号有3个属性，属性、属性和

__________属性。

回答：段、偏移量、类型

19：从用户角度看，I/O接口内包含有4种寄存器：数据输入寄存

器、数据输出寄存器、和控制寄存器。

回答：状态寄存器

20：受CLI和STI指令控制的中断是o

回答：可屏蔽中断INTR

21；指令MOVAX,[BP+SI+5]的默认段寄存器是<.

回答：SS

22：某程序在执行前(CS)=0A7F0H,(IP)=2B40H,该程序的起始

物理地址是。

回答：AAA40H

23：当总线负载超过其负载能力时，需加接,以增加总

线的负载能力。

回答：总线驱动器

24：指令MOVAX,[BX]的默认段寄存器是

回答：DS

25：8086与8088CPU结构极为相似，都是由__________

两大部分组成。

回答：EU执行单元、BIU总线接口单元

26：键盘按其提供编码方式分为编码键盘和。

27：一般在使用中，利用8253的引脚来启动或禁止某通

道的工作。

回答:GATE

28：8255A的端口可工作于位控方式,

可工作于双向方式。

回答：C,A

29：存储器芯片地址译码方法有和两种方法。

回答：全地址译码、部分地址译码

30：某存贮器系统的容量为4KX8,若起始地址为3000H,则末地址

为

回答：FFFH

1：8259A是()。

C1.锁存器

E2.可编程中断控制器

匕3.并行I/O芯片

C4.串口I/O芯片

2：在DMA操作期间，8237A选择存储器的信号是A15〜A0,而选择

外设端口的信号是（）。

C1.A15~A0

C2.A7-A0

C3.DREQ

E4.DACK

3：8088CPU通过总线对内存或I/O端口进行一次读或写操作的过程

称为一个（）。

匚1.时钟周期

E2.总线周期

C3.指令周期

匕4.存储器周期

4：ASSUME伪指令的功能是（）。

1.过程定义

2.逻辑段定义

3.宏定义

4.段寄存器分配

5：波特率是（）。

国1.每秒钟传送的位数

匚2.每秒钟传送的字节数

匚3.每秒钟传送的字数

匚4.每秒钟传送的ASCH码字符数

6；MOVAX,ES：[BX][SI]的源操作数的物理地址是（）。

1.16X(DS)+(BX)+(SI)

2.16X(ES)+(BX)+(SI)

3.16X(SS)+(BX)+(SI)

4.16X(CS)+(BX)+(SI)

7：指令TESTAL,02H的含义是（）。

L测试AL的bitO位的逻辑值

E2.测试AL的bitl位的逻辑值

匕3.测试AL的bit2位的逻辑值

C4.测试AL的值

8：在Reset信号到来后，8088CPU的启动地址为（）。

1.为增加内存的容量

2.减少高速CPU和慢速内存之间的速度差异

3.增加寄存器

4.增加I/O接口

9：在微型机中，主存是由（）组成。

匚1.RAM和硬盘

C2.ROM和硬盘

C3.RAM、软盘及硬盘

@4.RAM和ROM

10：CPU通过总线对内存或I/O端口存取（读或写）一个字节所需

的时间是一个（）。

1.总线周期

C2.时钟周期

C3.指令周期

C4.存储器周期

11：堆栈的工作原则是（）。

E1.先进后出

C2.先进先出

C3.链式存储

匚4.随机存储

12：8253软启动前，GATE必需为（）态。

C1.低电平

C2.任意

E3.高电平

C4.上升沿

13：与LEAAX,BUFFER等价的指令为（）。

l.MOVAX,BUFFER

E2.MOVAX,OFFSETBUFFER

匚3.MOVAX,DS：BUFFER

匚4.AXEQUBUFFER

14：下列指令中，错误的指令是（）。

El.MOV[DI],23H

C2.MOV[BP+DI],CX

C3.MOV[2000H],AL

C4.MOVDX,04H

15：在构成存储系统时，所用存储芯片单片不能满足字长要求，需

用首先进行（）。

□L字扩展

E2.位扩展

C3.字位扩展

C4.以上均可

16；十进制数-75用二进制数10H0101表示，其表示方式是（）。

U1.原码

E2.补码

U3.反码

C4.ASCH码

17：8253使用了（）端口地址。

匚1.1个

C2.2个

匚3.3个

E4.4个

18：串行通信时，如果两个站都能同时接收和发送信息，那么这种

配置方式叫做（）方式。

c1.单工

口2.半双工

E3.全双工

C4.总线

19：有关RS-232c技术，下列说法中错误的是（）。

C1.可用于连接两台PC机，进行数据传输

C2.属于DTE与DCE之间的接口标准

3.并行传送数据

C4.属于EIA标准

20：8255A工作在方式0时，端口A、B、和C的输入/输出有（）

种组合方式。

匕1.4

C2.8

E3.16

匚4.32

21：在中断响应周期内，将IF置0是由（）。

L硬件自动完成的

C2.用户在编制中断服务程序时设置的

C3.关中断指令完成的

C4.堆栈指令完成的

22：下列引起程序中断的四种情况，哪一种需要由硬件提供中断类

型码（）。

1.INTO

2.INTR

匚3.NMI

匚4.INTn

23；Reset信号到来后，8088CPU的启动地址为（）。

口1.00000H

C2.FFFFFH

包3.FFFFOH

C4.OFFFFH

24：微机控制总线上传送的是（）。

匕1.存储器和I/O设备向CPU传送的状态信号

匚2.存储器和I/O接口的地址

匚3.CPU向存储器和I/O设备发出的命令信号

E4.AC

25：8086CPU复位后，执行的第一条指令的物理地址是（）。

C1.00000H

C2.0000FH

E3.FFFFOH

C4.FFFFFH

26：适合程序查询传递控制方式的外部设备是（）。

LCRT显示器

E2.打印机

匚3.LED显示器

匚4.BCD拨码盘

27：设系统为20位地址线，采用全译码方式。若用8KX8位RAM

存储器芯片构成256K的存储系统，需要（）位地址线作为片外地

址译码。

C1.5

C2.6

E3.7

C4.8

28：8086执行OUTDX,AL指令时，输出到地址总线上的信息是（）。

匚1.AL

C2.AX

匚3.DL

E4,DX

29：RESET信号有效后，8086开始执行程序的地址为（）。

C1.00000H

C2.FOOOOH

E3.FFFFOH

4.FFFFFH

30：8253软启动前，GATE引脚必需为（）。

匕1.上升沿

匕2.下降沿

C3.低电平

E4.高电平

31：典型的计算机硬件结构主要包括三个组成部分,它们分别是（）。

LCPU、存储器、I/O设备

C2.CPU、运算器、控制器

C3.存储器、I/O设备、系统总线

C4.CPU、控制器、I/O设备

32：指令TESTAL,40H的含义是（）。

匚1.测试AL的内容是否等于40

E2.测试AL的D6位的逻辑值。

C3.测试AL的D2位的逻辑值。

匚4.比较AL的内容与80H号存储单元内容是否--致

33：8086/8088系统中，I/O寻址空间为（）。

CI.1024

C2.1M

E3.64K

4.32K

34：CPU接收中断类型码，将它左移（）位后，形成中断向量的起

始地址，存入暂存器中。

匕1.1

E2.2

C3.3

匚4.4

35：CPU响应INTR引脚的中断请求的条件是（）。

C1.IF=0

E2,IF=1

C3.TF=0

C4.TF=1

36：8259A的IRR作用是（）。

E1.保存正在请求的中断级

C2.保存正在服务的中断级

C3.保存中断屏蔽信息

C4.保存中断类型码

37：设SP=2000H,当执行POPAX之后，SP=（）。

C1.1FFEH

E2.2002H

3.LFFFFH

4.2001H

38：某静态RAM芯片的容量为8KX8位，则（）。

CL该芯片的地址线是11根

口2.该芯片的地址线是12根

E3.该芯片的地址线是13根

C4.该芯片的地址线是16根

39：在RS-232c串行通信标准总线中，如果通信接口芯片采用8251A,

则RTS信号是由（）发出的。

匕1.调制解调器

匚2.8251A的发送器

E3.8251A的调制解调控制器

C4.8251A的接收器

40：8086CPU内标志寄存器中的控制标志位占（）。

C1.9位

E2.3位

C3.6位

C4.16位

1：若中断类型码为23H,则其中断向量地址为

回答：8CH

2：动态MOS存储器靠存储信息。

回答：电容

3：某系统采用8253通道1进行计数，计数值为1234H,若使用工

作方式2,二进制计数方式，则通道1的控制字应为Ho

回答：74

4：设某存储器系统ROM容量为6KB,末地址为ABFFH,已知其地址

连续，该存储器的首地址为Ho

回答：9400

5：8255有3个数据输入输出端口，其中只有端口可以

工作在方式2O

回答：A

6：从用户角度看，I/O接口内包含有4种寄存器：数据输入寄存器、

数据输出寄存器、和控制寄存器。

回答：状态寄存器

7：某程序在执行前(CS)=0A7F0H,(IP)=2B40H,该程序的起始

物理地址是。

回答：AAA40H

8：在8088系统中，中断类型码为7的中断向量的存放地址

是:0

回答：28/1CH

9：当8086CPU的引脚MN/MX=1时，称为模式。

回答：最小

10：异步串行通信数据格式由起始位、数据位、__________位和

位等4部分组成。

回答：奇偶校验、停止

11：8253具有.个减1计数器。每个计数器都含有

位的初值寄存器。在以二进制计数时，最大计数次数为

以BCD码计数时，最大计数次数为.

回答：3、16、65536、10000

12：当总线负载超过其负载能力时，需加接,以增加总

线的负载能力。

回答：总线驱动器

13：8255A的端口可工作于位控方式,端口

可工作于双向方式。

回答：C,A

14：8253可编程定时/计数芯片的..信号用于控制计数器

的启动和停止。

回答：GATE

15：在无段超越说明时，通用数据读写操作自动选择段。

回答:DS

16：8088微机系统有.条地址线，可寻址的最大物理内存

容量为字节。

回答：20、1M

17：某系统采用8253通道0进行计数，计数值为5432H,若使用工

作方式4,BCD计数方式，则通道0的控制字应为Ho

回答:39

18：8086与8088CPU结构极为相似，都是由

两大部分组成。

回答：EU执行单元、BIU总线接口单元

19：构成8KB的SRAM系统，若采用2114(1KX4)芯片，需用

__________片。

回答：16

20：一般在使用中，利用8253的引脚来启动或禁止某通

道的工作。

回答:GATE

21:标号有3个属性，属性、属性和

__________属性。

回答：段、偏移量、类型

22：已知逻辑地址为2F00H：38A0H,物理地址=

回答:328A0H

23：受CLI和STI指令控制的中断是

回答：可屏蔽中断INTR

24：用4KX4bit的存储器芯片构成32KB的存储器，所需要的芯片

数是片。

回答：16

25：在指令ADD[BX],AH中，两个操作数的寻址方式分别是

和

回答：寄存器间接寻址，寄存器寻址

26：指令MOVAX,[BX]的默认段寄存器是

回答:DS

27：微型计算机的系统总线包括总线总线和

___________总线。

回答：地址、数据、控制

28：

8259A特殊循环优先级方式，若设定在R4为最低优先级设备，则

的优先级最高。

回答:

IR5

29：硬中断可分为中断和中断两种。

回答：非屏蔽中断NMI、可屏蔽中断INTR

30：微型计算机通过外部设备与外界之间的通信和交换数据称为

回答：输入/输出

1：在微型机中，主存是由（）组成。

C1.RAM和硬盘

C2.ROM和硬盘

C3.RAM、软盘及硬盘

4.RAM和ROM

2：在DMA操作期间，8237A选择存储器的信号是A15〜AO,而选择

外设端口的信号是（）。

匚1.A15~A0

匚2.A7-A0

匚3.DREQ

E4.DACK

3：寄存器间接寻址方式中，操作数在（）中。

C1.通用寄存器

C2.堆栈

E3.内存单元

C4.段寄存器

4：十进制数-75用二进制数10110101表示，其表示方式是（）。

匕1.原码

区2.补码

匕3.反码

C4.ASCH码

5：8086执行OUTDX,AL指令时，输出到地址总线上的信息是（）。

C1.AL

C2.AX

3.DL

4.DX

6：堆栈的工作原则是（）。

1.先进后出

2.先进先出

3.链式存储

4.随机存储

7：8259A是（）。

C1.锁存器

E2.可编程中断控制器

匕3.并行I/O芯片

C4.串口I/O芯片

8：适合程序查询传递控制方式的外部设备是（）。

1.CRT显示器

2.打印机

3.LED显示器

4.BCD拨码盘

9：RESET信号有效后，8086开始执行程序的地址为（）。

匚1.00000H

C2.F0000H

3.FFFF0H

4.FFFFFH

10：8086/8088可用于间接寻址的寄存器有（）。

□L2个

区2.4个

C3.6个

C4.8个

11：ASSUME伪指令的功能是（）。

C1.过程定义

匕2.逻辑段定义

匚3.宏定义

E4.段寄存器分配

12：8088CPU工作在最大模式下，执行IN或OUT指令产生I/O端口

读信号#I0R和写信号#I0W的部件是（）。

C1.8088CPU

2.总线控制器

C3.8255并行接口

C4.DMA控制器

13：在8255A中，可工作于位控方式的端口是（）。

匚1.端口

2.B端口

3.C端口

匚4.A和D端口

14：在Reset信号到来后，8088CPU的启动地址为（）。

C1.为增加内存的容量

2.减少高速CPU和慢速内存之间的速度差异

C3.增加寄存器

C4.增加I/O接口

15：8253软启动前，GATE引脚必需为（）。

C1.上升沿

匕2.下降沿

C3.低电平

E4.高电平

16：8086CPU复位后，执行的第一条指令的物理地址是（）。

C1.00000H

C2.0000FH

E3.FFFF0H

C4.FFFFFH

17：8088CPU通过总线对内存或I/O端口进行一次读或写操作的过

程称为一个（）。

匚1.时钟周期

E2.总线周期

匕3.指令周期

匕4.存储器周期

18：8255工作方式0,A口输入，C口高4位输入，B口输出，C0

低4位输出，其控制字为（）。

E1.10011000B

C2.10001000B

C3.00011000B

C4.11001000B

19：算术移位指令SAL可用于（）。

E1.带符号数乘2

匚2.带符号数除2

匚3.无符号数乘2

C4.无符号数除2

20：8259A的IRR作用是（）。

1.保存正在请求的中断级

C2.保存正在服务的中断级

C3.保存中断屏蔽信息

C4.保存中断类型码

21：8255A工作在方式0时，端口A、B、和C的输入/输出有（）

种组合方式。

匕1.4

匚2.8

E3.16

匚4.32

22：8255芯片有（）种基本工作方式。

°L为增加内存的容量

62.减少高速CPU和慢速内存之间的速度差异

C3.增加寄存器

C4.增加I/O接口

23：8253使用了（）端口地址。

匚1.1个

匚2.2个

匚3.3个

64.4个

24：在RS-232c串行通信标准总线中，如果通信接口芯片采用8251A,

则RTS信号是由（）发出的。

C1.调制解调器

C2.8251A的发送器

3.8251A的调制解调控制器

匚4.8251A的接收器

25：在8253计数器0工作在方式1时，在计数中途OUTO为（）。

°1.由高变低

C2.由低变高

C3.高电平

4.低电平

26：CPU接收中断类型码，将它左移（）位后，形成中断向量的起

始地址，存入暂存器中。

C1.1

E2.2

C3.3

C4.4

27：微机控制总线上传送的是（）。

C1.存储器和I/O设备向CPU传送的状态信号

C2.存储器和I/O接口的地址

C3.CPU向存储器和I/O设备发出的命令信号

E4”1C

28：MOVAX,ES：[BX][SI]的源操作数的物理地址是（）。

匚1.16X(DS)+(BX)+(SI)

E2.16X(ES)+(BX)+(SI)

匚3.16X(SS)+(BX)+(SI)

C4.16X(CS)+(BX)+(SI)

29：8086/8088系统中，I/O寻址空间为（）。

C1.1024

C2.1M

E3.64K

C4.32K

30：指令TESTAL,40H的含义是（）。

匕1.测试AL的内容是否等于40

总2.测试AL的D6位的逻辑值。

匚3.测试AL的D2位的逻辑值。

匚4.比较AL的内容与80H号存储单元内容是否一致

31：某静态RAM芯片的容量为8KX8位，则（）。

CL该芯片的地址线是11根

C2.该芯片的地址线是12根

3.该芯片的地址线是13根

C4.该芯片的地址线是16根

32：设系统为20位地址线，采用全译码方式。若用8KX8位RAM

存储器芯片构成256K的存储系统，需要（）位地址线作为片外地

址译码。

1.5

匚2.6

E3.7

匚4.8

33：下列指令中，错误的指令是（）。

E

l.MOV[DI],23H

C2.MOV[BP+DI],CX

C3.MOV[2000H],AL

C4.MOV

DX,04H

34：Reset信号到来后，8088CPU的启动地址为（）。

匚1.00000H

匚2.FFFFFH

E3.FFFFOH

4.OFFFFH

35：在微型计算机系统中，CPU与I/O设备间传送的信号有（）。

C1.数据信息

C2.控制信息

°3.状态信息

4.以上都是

36：指令TESTAL,02H的含义是（）。

匚1.测试AL的bitO位的逻辑值

E2.测试AL的bitl位的逻辑值

C3.测试AL的bit2位的逻辑值

匚4.测试AL的值

37：典型的计算机硬件结构主要包括三个组成部分,它们分别是（）o

ELCPU、存储器、I/O设备

C2.CPU、运算器、控制器

C3.存储器、I/O设备、系统总线

C4.CPU、控制器、I/O设备

38：下列引起程序中断的四种情况，哪一种需要由硬件提供中断类

型码（）。

匚1.INTO

@2.INTR

匚3.NMI

匚4.INTn

39：根据中断向量表的格式，只要知道了中断类型码n就可以找到

相应的中断向量在表中的位置，中断向量在表中的存放地址=（）O

区1.4Xn

C2.8Xn

3.16Xn

4.32Xn

40：波特率是（）。

EL每秒钟传送的位数

C2.每秒钟传送的字节数

C3.每秒钟传送的字数

C4.每秒钟传送的ASCH码字符数

1：在8088系统中，中断类型码为7的中断向量的存放地址

是:

回答：28/1CH

2：CPU的寻址能力取决于的根数。