2023年广东东软学院网络工程专业《计算机组成原理》科目期末试卷A（有答案）

A(有答案)一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns,下述说法中正确的是()。A.在400ns内，存储器可向CPU提供2位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息2、假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用写回(WriteBack)方式，则能存放4K字数据的Cache的总容量的位数至少是()。3、CPU中的译码器要用()。A2B3C4D55、指令寄存器的位数取决()。7、总线宽度与下列()有关。8、微程序控制器中，机器指令与微指令的关系是()。9、下列不属于微指令结构设计所追求的目标是()。10、流水线中有3类数据相关冲突：写后读相关、读后写相关、写后写相关。那么下列3组指令中存在读后写相关的是()。B.I₁,STAM,R₂;(R₂)→M,M为D.以上都不是11、若每个汉字用16×16的点阵表示，7500个汉字的字库容量是()double用IEEE754标准中的单精度和双精度浮点数据格式表示1.5678e3,d=1.5el00,若在32位机器中执行下列关系表达式，则结果为真的是()。13、下列关于定点数原码一位乘算法的描述正确的是()。Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器14、下列关于一地址指令的说法正确的是()。A.只有一个操作数B.一定有两个操作数，其中一个是隐含的，完成功能(A)OP(ACC)C.如果有两个操作数，则两个操作数相同，完成功能(A)OP(A)D.可能有两个操作数，也可能只有一个操作数15、在各种寻址方式中，指令的地址码字段可能的情况有()。L寄存器编号18、汉字的、、是计算机用于汉字输入、内部20、由于存储器芯片的容量有限，所以往往需要在和.两方面进行扩充才能满25、CPU能直接访问和但不能直接访问磁盘和光盘。30、原理性地说明条件相对转移指令的指令格式和执行步骤。31、CPU对DMA请求和中断请求的响应时间是否相同?为什么?34、一个直接映射的Cache有128个字块，主机内存包含16K个字块，每个块有16个字，访问Cache的时间是10ms,填充一个Cache字块的时间是200ms,Cache的初始状态为空。1)如果按字寻址，请定义主存地址字段格式，给出各字段的位宽；2)CPU从主存中依次读取位置16~2的命中率是多少?3)10次循环中，CPU平均每次循环读取的时间是多少?35、一个16K×16位的存储器，有IK×4位的DRAM芯片，内部结构由64×64构成,试问：1)采用异步刷新方式，如果最大刷新间隔为2ms,则相邻两行之间的刷新间隔是多少?2)如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期?设存储器的存储周期为0.5us,“死区”占多期为2ms)?36、假设一个32位的处理器配有16位的外部数据总线，时钟频率为50MHz,若总线传输的最短周期为4个时钟周期，试问处理器的最大数据传输率是多少?若想提高一倍数据传输率，可采用什么措施?37、某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式：CPU采用单总线结构，主要部分如下图所示。图中R直送A(mova)、A加B、非A(not)、A加1(inc)71)图中哪些寄存器是程序员可见的?为何要设置暂存器T?2)控制信号ALUop和SRop的位数至少各是多少?3)控制信号SRout所控制部件的名称或作用是什么?4)端点①~⑨中，哪些端点须连接到控制部件的输出端?5)为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。6)为什么二路选择器MUX的一个输入端是2?主仔总线Tn富①②的38、一条双字长的取数指令(LDA)存于存储器的200和201单元，其中第一个字为操作码OP和寻址特征M,第二个字为形式地址A。假设PC当前值为200(还没存储器相关单元的内容见表。存储器相关单元的内容内容表的各列分别为寻址方式，该寻址方式下的有效地址以及取数指令执行结束后累加器ACC的内容(ACC中存放的其实就是有效地址对应的操作数),试补全表。寻址方式累加器ACC的内容 直接寻址间接寻址先变址后问址先间址后变址39、某计算机的主存地址空间大小为256MB,按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B,数据Cache采用直接映射方式。现有两个功能相同的程序A和B,其伪代码如程序A:{按行优先方式存放，其首地址为320(+进制)。请回答下列问题，要求说明理由1)若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少?2)数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少(Cache行号从0开始)?3)程序A和B的数据访问命中率各是多少?哪个程序的执行时间更短?参考答案20、存取时间存储周期存储器带宽22、1(单)传输数据块23、符号位数值域24、外存数据通信过程控制三、名词解释题①算术和逻辑运算指令：每台计算机都不可或缺的指令，用来完成算术逻辑②移位指令：用来完成算术移位和逻辑移位。③数据传送指令：用来完成CPU与主存储器之间的数据传送，在统一编址的机器中还可以用来完成CPU与I/O设备的数据传送。④转移指令、子程序调用与返回指令：主要用来改变指令执行次序的问题。⑤其他指令：停机指令，开、关中断指令等。①零操作数指令。②单操作数指令。③双操作数指令。④多操作数指令。送)(3)传送后的结束处理面9次循环每个字都命中。故Cache的命中率为1-13/(195×10)=99.3%。1)将总线宽度扩大为32bit,CPU时钟频率仍为50MHz,则数据传输率为5)连线1,⑥→⑨:连线2,①④。直接寻址：由于直接寻址的有效地址EA为形式地址本身，因此直接寻址的有效地间接寻址：间接寻址中根据形式地址寻找到的内容才是真正的有效地址，即根据存400对应的内容为700。取出一条指令后，变为202,故有效地址为202+300-502,地址为502对应的内容变址寻址：变址寻址的有效地址为形式地址加上变址寄存器的内容，因此有效地址为100+300-400,地址为400对应的内容为700。基址寻址：基址寻址的有效地址为形式地址加上基址寄存器的内容，因此有效地址先变址后间址：先变址，即先是形式地址加上变址寄存器的内容，即400;再间址,意思就是根据地址400找到内容才是有效地址。因此，先变址后间址的有效地址先间址后变址：先间址，即先根据形式地址300找到间址的有效地址400,即400再加上变址寄存器的内容，也就是400+100=500,地址为500对应的内累加器ACC的内容间接寻址V此处的行即为块(Block)。直接映射下，每块的Cache结构一般分为4个部分，其中，V:1位，表示所在的块是否有效。…:表示用于Cache一致性维护和替换算法的控制位。TAG:地址转换标记。成。在直接映射中，可以将地址分为如下3个部分：快索引块内本题中，总的寻址位数为28位(228=256M):块内位为6位(25-64),5~0位；块索引为3位(23=8),8~6位。因此，Tag=28-6-3=19位，即27~9每行(块)的大小=V+Tag+数据=1+19+64×8位。数据Cache有8行，总容量为(1+19+64×8)×8/8=532B。2)由于数组在存储器中按行优先方式存放，因此每个数组元素占4B。数组首地址为320,因此可知：a[0][31]在存储器中的地址为320+31×4=444=000110111100Ba[l][1]在存储器中的地址为320+(256+1)×4=1348=010101000100B按直接映射方式，地址分为3部分，块索引在地址的8~6位，因此两地址所对应的块索引分别为6(110B)、5(101B)。3)数组a中每个数据只用了一次，如果程序没有命中，则从主存中读入一块,大小64B,相当于16个整数。对于程序A,如果是按行连续存放的，那么从主存读入一块到Cache(一次失配)后，随后的15次便都Cache命中，读一次管16次,因此命中率为程序B随列访问数组a,由于Cache的容量太小，读入的数据块留不到下次用另一种算