2024年半导体设备行业专题报告：键合设备-推动先进封装发展的关键力量

2024年半导体设备行业专题报告：键合设备_推动先进封装发展的关键力量一、键合机——半导体封装技术进步的承载（一）键合机是半导体后道封装环节的重要设备芯片键合机（DieBonder），又称固晶机，是半导体后道封测的芯片贴装（Dieattach）环节中最关键、最核心的设备。键合机主要用于裸芯片或微型电子组件的贴装，将芯片安装到引线框架（Leadframe）、热沉（Heatsink）、基板（Substrate）或直接安装到PCB板上，以此来实现芯片与外部之间的电连接。通常来说，芯片键合不仅要求封装好的芯片产品能够承受后续组装的物理压力，并消散芯片工作期间产生的热量，还要求其必须保持恒定的导电性以及实现高水平的绝缘性。因此，随着芯片尺寸变得越来越小，性能要求不断提高，键合技术变得越来越重要，键合设备也成为了半导体后道封装设备中的关键一环，也承载了键合技术的进步。键合工艺大体可分为传统键合和先进键合两种类型：传统方法需要芯片键合机（或称固晶机）和引线键合机的同时参与。传统方法包括芯片贴装(DieAttach)和引线键合(WireBonding)两个环节。在芯片贴装过程中，首先需在封装基板上点上粘合剂，随后将芯片顶面朝上放置固定在基板上。然后通过引线键合机将芯片正面的pad点连接到框架或基板焊盘上，目前工艺比较成熟。由于整个键合过程分为两步，因此需要芯片键合机（或称固晶机）和引线键合机两类设备参与。先进方法则采用IBM于60年代后期开发的倒装芯片键合(FlipChipBonding)，键合过程通常在芯片键合机中直接完成。FlipChip工艺首先在芯片顶面焊盘上形成名为焊球(SolderBall)的小凸块，随后将芯片翻转后直接通过热压焊接的方式将芯片和基板链接。与传统引线键合相比，倒装芯片能够实现更高的封装密度，更短的线路互联，减少干扰，降低容抗，从而实现更加稳定可靠的连接。由于先进方式不需要引线键合这一步骤，所以通常整个芯片贴装工艺实现可以在单台芯片键合机中完成。（二）受益于先进封装，键合机迎来广阔发展大数据与AI算力需求驱动，全球半导体规模向万亿美元进发。回顾全球半导体行业发展历程，每一次技术革新都是行业大规模增长的起点，从1984年人类社会进入PC+互联网时代，再到21世纪进入移动通讯时代，全球半导体市场经历了快速增长的过程，长期来看，大数据+AI时代下人工智能、数据中心、高性能计算、5G等技术仍是行业发展的主要驱动因素，对混合键合、CSP等先进技术的投资扩张，行业基本面长期向好。根据SEMI预测，在大数据+AI，以及未来可能的量子时代驱动下，全球半导体市场将迎来新一轮增长阶段，行业收入有望在2030年达到万亿美元量级。摩尔定律逐步放缓，先进封装接棒先进制程成为后摩尔时代主力军。由于集成电路制程工艺短期内可能遇到瓶颈，且传统的二维互连封装技术已不能解决高集成度和趋近物理极限尺寸的芯片下产生的互连延时以及功耗增加等问题，为了提高芯片的集成度、降低芯片功耗、减小互连延时、提高数据传输带宽，出现了向第三维垂直方向发展的2.5D/3D先进封装技术。三维集成与封装技术使互连密度更高，功能更强，性能更好，可靠性更高，成本却相对较低，成为了延续甚至超越摩尔定律的重要方法之一，因而得到了越来越多的研究、开发和应用，同时，基于2.5D和3D的封装架构也引入了更多不同的封装环节（如C2W热压键合、混合键合、内嵌桥接等），新技术的研发和投入生产推动产品性能和市场规模持续提高。根据JWInsights和Yole的统计与预测，全球先进封装市场规模有望从2023年408亿美元上升至2026年482亿美元，2019-2026年CAGR约为7.53%。在先进封装的技术推动下，键合步骤和键合设备价值量显著提升。以AMDEPYC（霄龙）处理器为例，AMD在1代和2代芯片上采用倒装工艺，所需键合步骤数分别为4和9步，而随着AMD将混合键合工艺引入EPYC生产，所需键合步骤束陡增至超过50步。同时，以Besi提供的键合机类型来看，倒装工艺需要的8800FCQuantum平均售价为50万美元，对应每小时产量9000片，而引入混合键合模组的8800UltraAccurateC2WHybridBonder平均售价达到了150-200万美元，对应每小时产量1500-2000片，相应设备的单位产量投资额提升了将近18倍。在先进封装成为后摩尔时代发展主力方向的背景下，键合机将成为技术进步的主要推动力并受益，有望在未来进一步打开成长空间。从市场规模来看，键合机价值量占封装设备25%左右。根据TechInsights统计预测，2023年全球半导体封装设备市场规模约为43.45亿美元，其中，键合/固晶机市场规模约为10.85亿美元，同比下滑15.43%，价值量占比25%左右。未来随着先进封装发展，键合机市场规模有望在2025年增长至17.48亿美元，2020-2025年CAGR约为13.0%，超过封装设备整体增速（10.6%）、包装与电镀设备（9.9%）以及其他封装设备增速（9.8%）。二、封装技术不断演进，对键合工艺要求持续提高（一）封装技术随芯片性能要求不断演进当今半导体工业发展应用趋势包含了智能移动设备、大数据、人工智能（AI）、5G通信网络、高性能计算机（HPC）、物联网（IoT）、智能汽车、工业4.0、云计算等。这些应用催生了电子器件的快速发展，要求芯片具备更高的运算速度、更小的体积、更大的带宽，同时要求低功耗、低发热量和大的存储容量。这就要求芯片的制造和封装满足高性能需求，在被称为后摩尔定律的时代，芯片的封装越来越受到重视。根据《中国半导体封装业的发展》（毕克允等），从历史上来看封装技术发展可大致分为五阶段：阶段一（20世纪70年代以前）：以通孔插装型封装为主；典型的封装形式包括最初的金属圆形(TO型)封装，以及后来的陶瓷双列直插封装(CDIP)、陶瓷-玻璃双列直插封装(CerDIP)和塑料双列直插封装(PDIP)等；其中的PDIP,由于其性能优良、成本低廉，同时又适于大批量生产而成为这一阶段的主流产品。阶段二（20世纪80年代-90年代）：从通孔插装型封装向表面贴装型封装的转变，从平面两边引线型封装向平面四边引线型封装发展。表面贴装技术被称为电子封装领域的一场革命，得到迅猛发展。与之相适应，一些适应表面贴装技术的封装形式，如塑料有引线片式裁体（PLCC）、塑料四边引线扁平封装（PQFP）、塑料小外形封装（PSOP）以及无引线四边扁平封装（PQFN）等封装形式应运而生，迅速发展。其中的PQFP，由于密度高、引线节距小、成本低并适于表面安装，成为这一时期的主导产品。阶段三（20世纪90年代）：半导体发展进入超大规模半导体时代，特征尺寸达到0.18-0.25µm，要求半导体封装向更高密度和更高速度方向发展。因此，半导体封装的引线方式从平面四边引线型向平面球栅阵列型封装发展，引线技术从金属引线向微型焊球方向发展。在此背景下，焊球阵列封装（BGA）获得迅猛发展，并成为主流产品。BGA按封装基板不同可分为塑料焊球阵列封装（PBGA），陶瓷焊球阵列封装（CBGA），载带焊球阵列封装（TBGA），带散热器焊球阵列封装(EBGA)，以及倒装芯片焊球阵列封装（FC-BGA）等。为适应手机、笔记本电脑等便携式电子产品小、轻、薄、低成本等需求，在BGA的基础上又发展了芯片级封装（CSP）;CSP又包括引线框架型CSP、柔性插入板CSP、刚性插入板CSP、园片级CSP等各种形式，目前处于快速发展阶段。阶段四（20世纪末开始）：主要是多芯片组件(MCM)、系统级封装(SiP)、三维立体封装(3D)。典型封装形式有:多层陶瓷基板(MCM-C)、多层薄膜基板(MCMD)、多层印制板(MCM-L)。阶段五（21世纪前十年开始）：主要是系统级单芯片封装(SoC)、微电子机械系统封装(MEMS)。目前,全球半导体封装的主流正处在第三阶段的成熟期与快速发展期,以CSP和BGA等主要封装形式进入大规模生产时期,同时也在向第四、第五阶段发展。近年各大厂商陆续将先进封装视为关键技术，例如台积电推出了CoWoS封装（ChiponWaferonSubstrate）、InFO封装（IntegratedFan-Out，整合扇出型）、SoIC封装（SystemonIntegratedChips，系统整合芯片）等，英特尔推出了EMIB、Foveros和Co-EMIB等封装技术，三星也推出了FOPLP封装（Fan-OutPanelLevelPackage，扇出型面板封装），大方向是通过2.5D、3D和埋入式等3种异质集成形式实现互联带宽翻倍和功耗减半的目标，增强性能的同时能够取得性价比。（二）从引线键合到混合键合，键合工艺不断发展封装工艺的演进对键合工艺和设备的精确度和能量控制要求越来越高。实现IC芯片的互联技术中，传统的三级封装（芯片级封装，基板级封装和母版封装）逐渐被系统级封装SIP取代，但无论封装的方式如何演变，在芯片的封装过程中离不开一道贴装工艺。从上世纪70年代起，键合工艺的发展经历了引线键合、倒装、热压贴合、扇出型封装和混合键合，连接方式从最初的引线键合到锡球再到铜-铜键合，单位面积连接密度也提高了超过2000倍。在此背景下，不断迭代的封装工艺对键合设备提出了更高的要求：键合机的精确度从20微米提升至0.1微米，单位能量从10pJ/bit变动至小于0.05pJ/bit，这就对键合机的运动精确度和能量控制精细度提出了更高的要求。（1）引线键合（WireBonding）引线键合是把金属引线连接到焊盘上的一种方法，即是把内外部的芯片连接起来的一种技术。从结构上看，金属引线在芯片的焊盘（一次键合）和基板焊盘（二次键合）之间充当着桥梁的作用，电信号通过金属引线在芯片和基板之间进行传递，从而实现信息的输入和输出。从原理来看，引线键合通过加热加压或超声波振动等方式提供能量，破坏焊盘表面氧化层和污染层，从而让金属引线与焊点之间形成原子扩散的致密层，以此来实现牢固的连接。在整个引线键合工艺完成后，会使用树脂等材质对整个芯片产品进行包裹塑封，起到保护内部电路、增强散热表现的作用。作为最早提出的芯片键合方式，引线键合被广泛应用于SIP、DIP、QFP等早期封装技术中，在传统封装中应用较为广泛。根据《集成电路键合工艺研究》（葛元超），按照将金属引线连接到焊盘的方法，引线键合可以分为热压法，超声波法和热超声波法，分别对应中高、弱、高三种焊合强度。1.热压法（Thermo-compressionMethod）：将焊盘和金属丝通过加热、加压方式使原子间达到引力区间，从而进行连接的方法。工艺实现过程中，需要提前将芯片焊盘的温度加热到200℃左右，再提高毛细管劈刀尖端的温度，使其变成球状，通过毛细管劈刀向焊盘施加压力，从而将金属引线连接到焊盘上。热压法是最早的键合技术，但目前此方式已很少使用。2.超声波法(UltrasonicMethod)：指在楔形劈刀（与毛细管劈刀类似）上施加超声波使其发生水平振动，从而使金属引线在焊盘迅速摩擦发生形变，并实现紧密连接的方法。这种方法的优点是工艺和材料成本低，可以在常温下进行；但由于超声波法主要利用金属丝形变的物理变化代替了加热和加压的化学变化过程，因此键合拉伸强度（连线后拽拉引线时的承受能力）相对较弱，容易出现脱落现象。3.热超声波法（Thermosonic）：是以超声波能量作用，外加热源进行键合的形式，这种方式融合了热压和超声焊的优点，通过超声的作用将焊盘表面的一般氧化层去除，然后在焊接界面加热，使原子间互相扩散形成致密层。在整个过程中，基板温度一般控制在120-240摄氏度之间，由于是低温加热，这种方式可以有效抑制金属间化合物的生产，使得键合可靠性大大提升。在半导体的后端工艺中，相比成本，键合的强度更加重要，因此尽管这一方法的成本相对较高，但热超声波法是最广泛采用的键合方法。以最常使用的“热超声波金丝球键合法”为例，热超声波法分为引线连接芯片和引线连接基板两个键合阶段。一次键合（引线连接芯片）过程如下：金丝穿过毛细管劈刀正中央的小孔，提高金丝末端的温度，金丝融化后形成金丝球（GoldBall），打开夹持金属丝的夹钳（用于收放金属引线），施加热、压力和超声波振动，当毛细管劈刀接触焊盘时，形成的金丝球会粘合到加热的焊盘上。完成一次球键合后，将毛细管劈刀提升到比预先测量的环路高度略高的位置，并移动到二次键合的焊盘上，就会形成一个引线环（loop）。二次键合（引线连接基板）过程如下：向毛细管劈刀施加热、压力和超声波振动，并将第二次形成的金丝球碾压在PCB焊盘上，完成针脚式键合。针脚式键合后，当引线连续断裂时，进行拉尾线（TailBonding），以形成一尾线。之后，收紧毛细管劈刀的夹钳（即夹住引线）、断开金属引线，结束二次金丝球键合。引线键合可按材料进行分类，常见材质包括金、银、铜和铝。目前来看，常用于引线键合的材料有金、铜、铝。其中，金线早期渗透率较高，渗透率最高，因为其导电性好，且化学性很稳定，耐腐蚀能力也很强。但金线价格较高，且容易造成塌丝、拖尾和老化现象。随着经济性需求提升，如何在稳定，甚至提高键合性能的同时降低成本，成为引线键合要选择攻克的难关之一。铜线因为成本低，机械强度高，焊接后线弧具有良好稳定性，也被广泛应用于大电流设备中。但铜线容易氧化硫化，需要气体保护且键合点容易开裂；铝线经济性较好，主要用于高温封装（如Hermetic）或超声波法等无法使用金丝的地方，但由于铝线键合设备较贵，目前主要局限于功率器件、微波器件和光电器件封装中。（2）倒装键合（FlipChip）倒装键合是通过在芯片顶部形成的凸点来实现芯片与基板间的电气和机械连接。与传统引线键合一样，倒片封装技术是一种实现芯片与基板电气连接的互连技术。然而对比引线键合，倒装键合（1）拥有更多的连接密度：引线键合只能围绕芯片四周进行引线连接，对于可进行电气连接的输入/输出（I/O）引脚的数量和位置有限制，而倒装键合可以在整个芯片正面植球，可以显著提高连接密度；（2）信号传输路径更短：倒装键合直接利用凸块（Bump）进行电信号传输，传输路径远短于引线键合，可以带来更快的计算传输能力。因此，在先进封装领域，倒装键合技术凭借其优越的电气性能和空间利用率，成为了主流键合技术，被广泛应用于CPU、GPU和高速DRAM芯片的封装。倒装键合主要工艺分为两种类型：间接键合和直接键合。间接键合指键合过程中芯片与基板之间有中间材料，以批量回流焊工艺（MassReflow，MR）和热压键合工艺（ThermoCompression，TC）为主，分别对应锡球和微铜柱凸点连接。批量回流焊工艺通过在高温下熔化接合处的锡球，将芯片与基板连接在一起；而热压键合工艺则通过向接合处施加热量和压力，利用更小的微铜柱凸点互联来实现芯片与基板间的连接。直接键合又称混合键合，是指直接通过金属铜的扩散相互连接，无需中间材料（混合键合会在下文进行详细介绍）。倒装键合凸点制作工艺是关键。芯片凸点（Bump）是FC互连中的关键组成部分之一，具有在芯片与基板间形成电连接、形成芯片与基板间的结构连接以及为芯片提供散热途径三个主要功能。最早的凸块是由IBM公司于1970年代推出的可控塌陷芯片连接技术(Controlled-collapseChipConnection，即C4技术)，C4Bump可以满足具有更细密焊盘的芯片的倒装焊要求。随着电子器件体积的不断减小以及I/O密度的不断增加，传统球形C4Bump在间距缩小时容易出现桥接问题，因此带焊帽铜柱（Cupillarwithsoldercap，C2Bump）应运而生，C2技术中使用的Cu柱直径不受高度影响，可以实现更细节距凸点的制备。与此同时，凸点焊料也逐渐向无铅化、铜化方向发展，目前主流的焊料为铜柱和SnAg。UBM层制作：在芯片表面金属层上制备芯片凸点时，并不是直接在芯片表面制作的。为了防止封装中的金属及污染离子向芯片表面金属层扩散造成腐蚀或形成硬脆的金属间化合物、降低互连系统的可靠性，需要在芯片表面金属层与芯片凸点之间添加凸点下金属化层(UnderBumpMetallurgy，UBM)结构作为过渡层。UBM结构包括覆盖在芯片金属层上的粘接层、阻挡层、润湿层和抗氧化层。其中，粘接层能够增强凸点和芯片金属化层、芯片钝化层之间的粘接力，提供牢固的键合界面，典型的粘接层材料有Cr、Ti、Ni、W、TiW和锌酸盐等。阻挡层的作用是防止金属、污染离子向芯片金属层和粘接层扩散，阻挡层材料常采用Cr、W、Ti、TiW、Ni或Cr-Cu。阻挡层上面是润湿层，可以为其上的凸点提供润湿对象，与凸点发生反应生成IMC并形成键合，典型的润湿层金属有Cu、Ni、Pd和Pt。UBM的最外层是可选择使用的抗氧化层，目的是防止润湿层的氧化，主要材料为很薄的Au层。C4Bump制作流程：最早的FC晶圆C4凸点制造技术是IBM公司开发的蒸镀工艺，而目前最常用的方法是电镀（电化学沉积）工艺，成本效益好、良率高、速度快且凸点密度高。流程主要包括（1）采用溅射方法沉积UBM；（2）在UBM层上涂覆光刻胶，使用掩模板进行紫外线曝光，定义凸点的位置和形状；（3）在凸点位置电镀一层Cu作为润湿层，然后电镀焊料形成bump柱体；（4）剥离光刻胶并用过氧化氢或等离子蚀刻去除其他位置多余的UBM；（5）对晶圆进行回流，在表面张力的作用下形成光滑的球型C4焊料凸点。C2Bump制作流程：相比C4Bump，C2Bump使用平整侧面、高深宽比的铜柱凸点和尺寸更小的微铜柱凸点，与圆形焊锡凸点相比，更能实现小间距，非常适合大型的芯片和I/O个数多(800个以上)的芯片。C2Bump的制作流程与C4相似，主要区别在于电镀过程中C4是电镀焊料形成bump柱体，而C2则是电镀铜形成Cu柱体，然后再在铜柱顶端电镀一层焊料帽。1.批量回流焊工艺批量回流焊主要用于C4Bump的键合加工。批量回流焊用于倒装芯片组装已有近50年的历史，大多数焊料C4Bump是在硅、陶瓷或有机衬底上批量回流的，装配过程较为简单：（1）将模具浸入助焊剂容器中，或根据产品在基底上分配助焊剂；（2）通过视觉定位系统将芯片Bump与基板的焊盘对齐；（3）将C4Bump芯片放置在基板上，提高温度进行回流焊，在表面张力作用下芯片Bump和基板会发生自对准并形成冶金结合；（4）键合完成之后清洗助焊剂，并在空隙中填入填充材料（各类聚合物）并固化，用以平衡芯片和基板之间因热膨胀系数差异所产生的应力。批量回流焊优缺点明显。根据合明科技，通常单个芯片回流焊的时间在5-10分钟，虽然时间很长，但因一个回流焊炉同时可以容纳非常大量的加工产品，所以批量处理下整体的吞吐量非常高，通常可以达到每小时几千颗芯片的产量。同时，由于，C4焊料凸点在熔融过程中的表面张力还可以帮助焊料与金属层进行自对准，在一定程度上降低了对沉积精度及贴片精度的要求。但是，常见的回流焊过程中不对芯片和基板做过多限制，这导致加热过程中芯片和基板的曲翘得不到有效的控制，使得在芯片与基板之间的距离在芯片面下的变化非常大。过大的曲翘导致NCO（noncontactedopening虚焊）和SBB（solderballbridging桥接）这两类最为常见的缺陷。特别是基于回流焊的复杂多芯片，键合的良品率可能非常的低，使得在先进封装中回流焊不再是最合适的键合方式。2.热压键合工艺（TCB）在高密度和超细间距倒装芯片组装中运用热压键合C2的方式主要有低键合力和高键合力两种。低键合力的C2凸点热压键合较为简单，过程如下:（1）在焊料盖、基板或两者表面都涂覆助焊剂；（2）将FC拾取并对准放置在基板上，施加较小的压力将芯片固定在离底部芯片或基板一定距离的位置，施加温度熔化焊帽形成键合；（3）清洗后加入填充材料填补间隙。但随着堆叠密度的不断提升，填充材料的毛细流动性越来越低，会带来可靠性问题。高压应力C2TCB则必须结合NCP（非导电胶）或NCF（非导电膜）底部填充技术。根据《StatusandOutlooksofFlipChipTechnology》（JohnH.Lau），NCP填充技术在键合前就在基板上预涂低粘度的NCP，具有出色的助熔性，有助于形成完整性出色的焊点；NCF则更适合厚度更低的晶圆级封装，直接在晶圆上覆盖一层非导电膜，切片过后直接将带有非导电膜的芯片与基板键合。因为非导电胶膜采用超细填胶配方，不仅适用于极细的毛细空间，而且还具有更好的流动性，有利于填角控制，从而实现紧密的芯片贴装。相比批量回流焊，TCB的优点在于对芯片和基板可以实现更好的控制，缺点在于产量效率不高。根据《FundamentalsofThermalCompressionBondingTechnologyandProcessMaterialsfor2.5/3DPackages》（SangilLee），TCB键合设备在基板和芯片都有各自的加热装置，基板和芯片同样被真空束缚在非常平整的BondHead上，从而最大限度地减少硅芯片和基板的翘曲。同时，TCB的步骤较为简单，工序少于回流焊。但与回流焊相比，C2凸点的热压键合只能进行单个芯片的封装，且需要冷却和加热过程，因此封装效率较低。最快的回流焊芯片贴片机可在0.5s内完成一个倒装芯片键合周期，产量效率为7200UPH，而TCB工艺即使使用理想的设备和材料，所需的时间也可能远远超过倒装芯片（例如英特尔和ASM报告的最快TCB过程为5秒，产量效率为成720UPH）；同时因为凸点直径的减少，整个键合过程对设备的贴装精度提出了更高要求（往往需要精度达到5μm以上）。微凸块是连接TSV的关键途径。TSV（硅通孔）技术通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通，可以实现不同芯片之间的垂直电气互联，是目前主要的垂直电互联技术，也是实现3D先进封装的关键技术之一。TSV堆叠键合的工艺流程主要分为：（1）对晶圆刻蚀、电镀、抛光以制作TSV；（2）重布线后在晶圆正面制作微凸块，并利用临时键合技术保护晶圆正面；（3）对晶圆背面进行减薄以显露TSV，并对背面进行凸块制作；（4）解键合正面的保护层，随后将各层芯片通过倒装方式键合连接。其中，目前各层TSV之间的主要连接方式依然是微凸块（Mircobump）。MR-MUF和TC-NCF键合是目前主流的HBM堆叠键合工艺。在HBM2E之前，海力士一直采用TC-NCF来完成HBM中各层DRAM的垂直键合，但由于TCB工艺需要对每一层DRAM单独进行键合，整体生产效率不高，所以海力士在HBM2E中重新采用了一种批量回流焊中的MR-MUF技术。MR-MUF是海力士的高端封装工艺，能有效提高导热率，并改善工艺速度和良率。MR-MUF具体步骤为：（1）芯片的微凸块粘上焊剂，并完成轴向键合堆叠；（2）一次熔化所有的微凸点焊剂并施压，微凸点轴向变短，冷却后即完成芯片和电路连接；（3）采用环氧树脂模塑料在芯片之间或基板之间的间隙填充，同时进行绝缘和成型。MR-MUF工艺的核心在于解决堆叠芯片过程中产生的热翘曲问题，以及芯片中间部位的空隙填充。上文中讲到，批量回流焊技术不适用于高密度封装的主要原因是填充材质在毛细空间的流动性问题，容易在填充时产生空洞影响可靠性。而海力士的MR-MUF工艺利用环氧树脂模塑料（EMC）作为填充剂，本身具备可中低温固化、低翘曲、低吸水率以及高可靠性等优点，通过调试可以解决热收缩差异问题。另外，通过改变EMC与芯片的初始对齐方式也能有效解决填充存在缝隙的问题。MR-MUF相比TC-NCF能有效提升堆叠键合的良率和效率，主要体现在以下几个方面：（1）MR-MUF无需借助高温和外力完成凸点进入非导电薄膜，而该过程可能导致芯片翘曲；（2）MR-MUF工艺可以在空隙阶段完成，无需专门的工艺流程安排，键合效率更高；（3）芯片翘率控制的关键在于非湿区域占比，MR-MUF工艺的填充材料是最后加入的，在升温施压时不会因为填充材料空泡造成压力不均芯片翘曲。且环氧树脂模塑料的导热率是非导电薄膜的4倍，散热效率也更高。（3）混合键合（HybridBonding）随着摩尔定律逐渐进入其发展轨迹的后半段，芯片产业越来越依赖先进的封装技术来推动性能的飞跃。在封装技术由平面走向更高维度的2.5D和3D时，互联技术成为关键中关键。面对3D封装日益增长的复杂性和性能要求，传统互联技术如引线键合、倒装芯片键合等，正逐步显露其局限。尽管TSV通过热压键合等技术目前可以实现高效的芯片堆叠互联，但由于每一层互连都要经历再布线，工艺复杂，界面数量过多，分层失效发生的可能性较大，失效的概率会随着堆叠层数的增加而成倍增长，在可靠性上限制了3D堆叠的层数。在这种背景下，混合键合技术以其革命性的互联潜力，正成为行业的新宠。混合键合（HybridBonding，或称为直接键合），是通过铜-铜金属键合或二氧化硅-二氧化硅介质层键合，来实现无凸点永久键合的芯片三维堆叠高密度互联技术。混合键合可以实现极小间距的芯片焊盘互联，可以提供更高的互联密度、更小更简单的电路、更大的带宽、更小的电容和更低的功耗。混合键合的具体加工步骤为：（1）对晶圆接触面进行化学机械研磨及清洗，保证接触面的平整（平整度小于5nm）和表面无污染（影响键合良率）；（2）将两片晶圆的铜微凸点面对面对齐，并通过键合头施压将芯片间的氧化物贴到一起，这一步无需加热，属于室温键合；（3）升高温度，使得连接点的金属铜融化膨胀形成接触结合。在高温和施压下铜凸点最终因为范德华力结合在一起，形成电信号连通。混合键合主要有两种应用方式，W2W应用较为成熟，D2W前景更广。第一种混合键合方式是晶圆到晶圆（W2W，WafertoWafer），主要用于CIS和NAND产品。作为异构集成的核心工艺，W2W混合键合已经在CMOS图像传感器和各种存储器、逻辑技术方面获得良好的成功记录。铜-铜混合键合最早出现在2016年，当时索尼将这项技术用于CMOS图像传感器，在堆叠的CMOS图像传感器的下部电路芯片和上部像素芯片之间利用铜混合键合。另一种是裸片到晶圆（D2W，DietoWafer），可以实现不同芯片种类的相互连接。由于封装过程中许多小芯片的尺寸不一定相同，因此D2W混合键合方法被认为是在晶圆衬底上进行存储芯片、高性能计算芯片和光子等异构芯片互联的必要工艺。这种键合技术由于结合的芯片结构各不相同，需要在流程中引入多次刻蚀、沉积、电镀、CMP等步骤，因此技术难度远比W2W混合键合要高，目前还没有成熟的量产成果，但这种工艺变化对于逻辑和高带宽内存(HBM)的进一步迭代很有意义。D2W目前分为两种解决方案：Co-D2W（集成式D2W）和DP-D2W（直接放置D2W）。Co-D2W和DP-D2W都有各有优缺点，其中Co-D2W是研究较早的技术，已经经历了多年的研究小批量生产验证，是目前看来较为成熟的技术路径；DP-D2W的方法和倒装键合类似，可以直接使用倒装键合机，通用性较强，但面对DRAM等多层堆叠结构时芯片处理有一定难度。Co-D2W（集成式D2W）：Co-D2W键合是指在单个工艺步骤中将多个晶片一次转移到最终晶圆上。Co-D2W键合工艺的制造流程包括四个主要部分：晶片载体制备、载体填充（在载体上放置晶片）、晶圆键合和载体分离。先将Die临时键合在载体晶圆上，然后将载体晶圆和目标晶圆进行W2W混合键合，键合完成后再将载体晶圆和Die解键合，从而实现Die与目标晶圆的混合键合。在过去几年中，Co-D2W键合技术已经在硅电子学等领域应用中得到了小批量生产验证。DP-D2W（直接放置D2W）：用于异构集成的另一种混合D2W键合方法是DP-D2W键合，主要使用拾放式倒装芯片键合机将晶片逐一单独键合到目标晶圆上。DP-D2W键合工艺的制造流程包括三个主要部分：载体填充（在载体上放置晶片，为清洁做准备）、晶片清洁和活化、直接贴装倒装芯片。切割好的Die会被先放置到一块载体晶圆上进行清洗活化，随后由倒装键合机将对应的Die逐颗放置到目标晶圆上进行键合。尽管DP-D2W比Co-D2W提供了更高的灵活性，特别是在高带宽内存的多模堆叠方面，但在清洁度和激活方面的挑战与任何融合结合技术都是相同的。混合键合的主要优势源自铜-铜键合的制程简洁性。相比倒装等依赖焊料的技术，混合键合技术的主要优点有：（1）可以实现芯片之间无凸点互连，微凸点的取消将进一步降低芯片之间通道的寄生电感和信号延时；（2）实现芯片之间超细间距的互连，比微凸点提高10倍以上，超细间距的互连将增加布线有效使用面积，大幅增加通道数量，实现数据处理串并转换，简化I/O端口电路，增大带宽；（3）实现超薄芯片制备，通过芯片减薄可使芯片厚度和重量大幅降低，并且可进一步提升系统中芯片的互连带宽；（4）实现键合可靠性的提高，铜—铜触点间以分子尺度融合，取消了焊料连接，二氧化硅—二氧化硅以分子共价键键合取消了底填材料，极大提高了界面键合强度，增强了芯片的环境适应性。混合键合技术相比微凸点更具优势，有望成为下一代HBM键合工艺。与目前使用微凸点连接TSV的技术相比，混合键合减少了层间物理连接的需求，使芯片设计更紧凑，有利于实现更高性能和密度。其次，混合键合还可减少芯片内部的机械应力，减少信号传输距离，提高产品的整体可靠性，同时支持更高的数据传输速度和更低的能耗。根据韩媒BussinessKorea报道，全球HBM龙头公司SK海力士在2023年12月于美国举行的全球半导体会议IEDM2023上宣布，公司已验证了HBM制造中使用的混合键合工艺的可靠性，虽然此次工艺验证仅用于HBM2E，产品要求远低于HBM4规格，但这在向外部展示混合键合的潜力方面具有重要意义。一般来说单颗HBM芯片的标准厚度为720μm，而第6代HBM（HBM4）预计将于2026年左右量产，需要垂直堆叠16个DRAM，这对于当前的封装技术来说具有挑战性，在未来HBM的I/O密度不断提升以及层高数量需求不断增加的趋势下，混合键合工艺将更具应用前景。台积电已经实现混合键合商业化，现已应用于AMD的3DV-Cache技术。台积电TSMC发布名为SoIC的三维集成工艺，是业界第一款逻辑-逻辑、存储器-逻辑的3D集成工艺。SoIC技术能够将不同工艺节点、材料、功能和尺寸的芯片进行堆叠，设计和集成更加灵活，使系统能够以更低的成本和更好的性能进行扩展；且SoIC不再使用凸点进行芯片间的连接，转为表面更为平整的混合键合进行连接，因此无须再进行层间缝隙填充。根据《HybridBondingMovesIntoTheFastLane》（LauraPeters），与传统采用μ-bump的3DIC集成方式相比，SoIC能够提供更高的I/O键合密度，并且实现更低的功耗、更低的RC延迟、IR压降和更低的热阻。基于SoIC-WoW混合键合工艺，AMD推出了3DV-Cache技术，运用于游戏处理器AMD锐龙7000X3D系列以及HPC服务器级别处理器中，相比MicroBump3D，互联密度提高15倍，互联能效提高3倍。混合键合将逐步渗透逻辑、存储、移动端应用处理器（SoC）场景，有望迎来爆发性的增量空间。根据Besi，混合键合技术在逻辑芯片领域已经实现量产，将在24年迎来新一轮的需求高峰；随着越来越多的存储厂商参与HBM项目，转向使用混合键合技术以及消费应用端对于高带宽的需求不断加强，中性预测下混合键合系统保有量有望在2030年达到1400台。（3）临时键合/解键合临时键合/解键合主要是为了解决超薄晶圆易损问题。为满足TSV和三维堆叠型3D集成制造需求，往往需要将晶圆厚度减薄到100μm以下。而超薄器件晶圆机械强度降低，容易翘曲和起伏，易造成器件性能降低、产品均一性变差、生产过程中碎片率增加等问题，为了解决超薄晶圆的取放问题，业界通常采用临时键合与解键合技术。临时键合一般有临时热压键合和UV固化两种方式。临时键合首先要将临时键合胶通过旋涂或喷涂方式在器件晶圆和载片表面均匀涂布，随后依靠热压临时键合或UV固化临时键合方式，使载片和晶圆键合牢固。热压临时键合是在高温、真空的键合室内对叠放在一起的器件晶圆和载片施加一定的力使之达到良好的键合效果；UV固化临时键合是紫外光透过载片照射到键合胶表面发生反应，使载片和器件晶圆键合到一起。根据解键合方式的不同，解键合主要分为机械剥离、湿化学浸泡、热滑移和激光解键合4种方法。机械解键合法是通过拉力作用分离载片和器件晶圆，碎片率较高；热滑移解键合法是通过高温软化粘结剂，之后将器件晶圆与载片分离，粘结剂易在设备平台残留，影响后续产品工艺；化学解键合法是通过溶剂溶解粘结剂，成本较低，但效率很低，不适合量产。激光解键合法是激光透过玻璃对粘结剂层进行照射，产生热量使粘结剂分解或产生能量使化学键断键，是目前主要使用的解键合方式。激光解键合主要是利用激光穿过透明载板，光子能量沉积在光敏响应材料层，进而诱发材料的快速分解、汽化甚至等离子化而失去粘性。同时，快速释放的分解气体还会增大响应层界面的分离压力，从而进一步促进器件晶圆的自动分离。激光解键合工艺的工作流程主要包括：（1）在透明刚性载板（如玻璃、蓝宝石等）和器件晶圆表面分别涂上粘结材料和响应材料；（2）将透明刚性载板和器件晶圆通过光或热等方式键合在一起；（3）利用激光透过刚性载板辐照在响应材料层引发烧蚀，从而使器件晶圆分离；（4）清洗器件晶圆和透明刚性载板，其中的载板可以多次重复使用。激光解键合为高端超薄芯片制造过程中的易破损和吞吐量低等困境提供了可行的解决方案。相比其他方式，激光解键合法具有可在室温下解键合、高通量、低机械应力和环境友好等优点，在大尺寸超薄晶圆的制造方面逐渐得到了广泛的关注和应用，此外，激光在能量、时间、空间方面的可选择范围很宽，可形成超快、超强、超短等极端物理条件。鉴于激光解键合在高应力晶圆处理方面具有高度的灵活性，能够在传统的后端设备上进行先进的封装流程，例如激光解键合的宽工艺窗口更适合应用于扇出型晶圆级封装（FOWLP）。另外激光解键合工艺能够避免表面能、温度行为和溶剂渗透的依赖性，并与后续半导体制程工艺相兼容。三、国内外半导体键合设备公司梳理（一）先发优势明显，海外龙头占据高端市场1.BESI：全球先进封装领域固晶/键合机龙头BESI于1995年在荷兰成立，是全球领先的半导体后道封装设备供应商，为全球半导体和电子行业提供高精度、高生产率和高可靠性的封装设备，客户涵盖全球领先的Fab厂商、封测代工厂以及电子行业公司。公司主要产品矩阵包括半导体固晶/键合机（不含引线键合机）、电镀和塑封设备，其中，键合/固晶机占到公司2022年收入的79%左右，产品种类涵盖倒装键合、热压键合、混合键合机以及树脂/软焊料固晶设备等。公司在固晶/键合机领域主要围绕先进封装设备进行布局。先进封装固晶/键合机方面，BESI可以提供多模块固晶机、倒装键合机、混合键合机在内的多种晶圆键合设备。多模块固晶机主要用于功率模组、摄像头模组等不同模块的互连，Datacon2200系列产品可以做到组装精确度3微米、产能效率7000UPH；倒装键合机Datacon8800FCQuantum系列运用回流焊技术，组装精确度达到5微米，产能效率较高，可以实现最高10000UPH；热压键合机Datacon8800TC系列主要用于TSV工艺之中，目前可以做到2微米的精确度和1000UPH的产能效率；混合键合机8800UltraAccurateChiptoWaferHybridBonder运用混合键合技术，精准度可以到达0.2微米以上，产能效率在1500UPH左右。依靠其高精度的先进封装键合机，BESI几乎占据了全球3/4的高端固晶/键合机市场。根据BESI引用TechInsights数据，2022年BESI可触及设备（去除引线键合机、切片机和其他公司不参与生产销售的后道封装设备）市场规模达到20亿美元，公司市场占有率在32%左右。其中，固晶/键合机市场达到13亿美元，公司市占率约为40%，在更加先进的固晶机领域（安装精度小于7微米），BESI占据了全球近74%的份额，是全球高端固晶机的龙头企业。混合键合技术方面，BESI与应用材料保持密切合作，共同推进混合键合设备研发升级。自2020年10月以来，Besi和应用材料共同在新加坡建立了卓越中心(CoE)，旨在为基于芯片的混合键合制定出业内首个经验证的完整设备解决方案。依靠应用材料对前道后道处理流程的专业技巧、专用封装设备研发中心和平台化设计与集成能力，BESI得以对混合键合设备8800UltraAccurateChiptoWaferHybridBonder进行了改良升级。根据BESI介绍，目前8800UltraAccurateC2W改良款精确度相比原版0.2微米提升到了0.122μm，产量效率也从1500UPH提升至2000UPH，意味着可以给客户带来更先进的性能和更高的产能效率。受下游资本开支周期影响，营收规模波动上升。公司2019-2023年营收和净利润CAGR分别约为12.89%和21.51%，整体呈现上涨态势。2023年公司实现营业收入6.35亿美元，同比下降19.92%；实现净利润1.94亿美元，同比下滑26.41%，主要原因系半导体行业需求疲软，短期内下游资本开支放缓导致。定位高端封装设备，盈利水平出色。BESI主要从事高端半导体后道固晶/键合设备的生产与销售，顺应先进封装发展趋势，整体毛利率较高。2023年，公司毛利率和净利率分别达到44.81%和15.24%，均呈现出稳重向上的态势。随着先进封装占比不断提高，公司有望持续受益。公司的收入结构基本保持稳定。从收入结构来看，公司主要的销售收入来源于先进封装固晶机，2023年占比达到76.81%；其次是塑封机和电镀机，分别达到17.35%和5.85%，整体来看公司产品结构相对稳定。2.ASMPT：先进封装设备的行业领先者ASMPT（ASMPacificTechnology）成立于1975年，成立初期是作为荷兰ASMInternational（ASMI）公司在亚太地区的经销商；1980年和1981年，ASMPT连续收购了线机制造公司FICO和引线框架电镀公司，逐步成为半导体封装设备供应商。目前ASMPT总部位于新加坡，已经发展成为全球领先的半导体和电子制造硬件和软件解决方案供应商。ASMPT的产品矩阵广阔，提供包含精密电子和光学元件成型、组装和封装等各类设备解决方案，下游覆盖电子、移动通信、电脑、汽车、工业和LED显示器等诸多领域。在半导体先进封装领域，公司具备有完善的设备产品线供应。公司针对半导体业务拥有独立的事业部，主要从事研发、生产半导体后道封装及组装设备，提供多元化产品如：薄膜沉积设备、激光开槽设备、键合机、焊线机、塑封系统、切筋成型系统等全方位生产线设备。公司可以提供各类市场需要的键合机。键合机方面，ASMPT主要可以提供引线键合机、倒装键合机、热压键合机和混合键合机，同时满足下游客户传统封装和先进封装的需求。引线键合机包括AERO和HERCULES系列，分别可以进行铜线键合和铝线键合；倒装键合机包括AD8312FC和NUCLEUS系列，可以支持低引脚数的倒装封装及扇出型工艺需求；热压键合机包括FIREBIRDTCB系列，主要用于异构集成的芯片2D、2.5D及3D封装，已经实现有超过250台在下游客户工厂参与量产；混合键合机包括LITHOBOLT系列，主要支持D2W混合键合工艺。公司收入水平受行业影响波动较大。公司2019-2023年营收和净利润CAGR分别约为-1.78%和3.60%，整体业绩趋于平缓，上下波动幅度较大。2023年，公司营收达到19.02亿美元，同比下滑23.64%；实现净利润0.91亿美元，同比下滑72.70%，主要原因由于全球半导体行业周期下行导致。整体盈利能力出色，净利率短期承压。毛利率方面，2023年公司整体毛利率39.28%，相对维持高位稳定；虽然公司毛利率在2020年略有下滑，但2021年之后毛利率水平重新回归正常区间。净利率方面，受下游行业疲软导致收入下滑以及公司固定营业开支刚性较强影响，公司2023年净利润率下滑明显，约为4.78%。公司提供的TCB设备已经经过三代迭代，有丰富的产业经验。ASMPT早在2013年就实现了第一代热压键合设备的研发，主要提供TC-CUF工艺。在此基础上，公司已经完成了三次迭代，从TC-CUF工艺逐步扩充到C2S（晶片到基板）、C2W（晶片到晶圆），第三代C2WFIREBIRDTCB加工精准度已经达到了0.8μm，在行业内处于领先地位。目前，公司已经向全球各大半导体制造厂商供应了超250台TCB设备，拥有庞大的客户群体和产业经验储备，是全球TCB热压键合工艺设备的龙头厂商。ASMPacificTechnology和EVG联手打造D2W混合键合技术。2021年1月，ASMPT和EV集团(EVG)宣布签署联合开发协议（JDA），共同开发用于3D-IC异构集成应用的晶片到晶圆（D2W）混合键合解决方案。EVG负责提供用于晶片到晶圆混合键合的晶片准备技术和前端清洁技术，ASMPT则负责提供超薄晶片超高精度键合技术。在双方合作下，ASMPT在混合键合领域的设备能力也得到了提升，其超精密芯片到晶圆混合键合解决方案LithoBolt与前道制程工具设计相同，为Chiplet集成而设计，具备D2W混合键合的灵活工艺能力，设备可以达到200nm的加工精确度。3.EVGroup：全球最大的晶圆键合解决方案供应商EVG（EVGroup）于1980年在奥地利成立，是为半导体、MEMS、化合物半导体、功率器件和纳米器件制造提供批量生产设备和工艺解决方案的供应商。同时，EVG也是目前先进封装领域纳米技术晶圆级键合及光刻技术领域公认的技术引领者，供应产品主要包括晶圆键合设备、薄晶圆加工设备、光刻纳米压印(NIL)设备、光刻胶涂布机以及清洁和检测/计量系统。键合机方面，EVG可以提供满足科研和批量生产的解决方案。EVG公司提供的键合机品种多样，包括适合阳极键合、共晶键合、金属扩散键合、直接键合、聚合物键合、熔融与混合键合和瞬时液相键合的小批量、半自动晶圆键合解决方案，如EVG510、EVG520、EVG540晶圆键合系统等；还提供可以实现全自动、大批量、满足3D异构集成高对准精度生产的晶圆键合解决方案，如EVG560、EVGGEMINI、EVGCombond、EVGBondscale等晶圆键合系统；还有用于扇出封装、晶圆减薄、3D堆叠、晶圆键合的临时键合和晶圆解键合解决方案，如EVG850、EVG850TB、EVG850LT等晶圆临时键合与解键合系统等各类有关键合工艺设备。混合键合D2W领域，公司是行业领先探索者之一。2021年3月，EVG推出了行业首部用于晶片到晶圆（D2W）键合应用的商用混合键合活化与清洁系统——EVG320D2W晶片准备与活化系统。EVG320D2W集成了D2W键合需要的所有关键预处理模块，包括清洁、电浆活化、晶片调准检定以及其他必要的模块，既可作为独立系统运行，也可与第三方拾放式晶片键合系统相集成。通过和ASMPT在D2W领域的深入合作，EVG相关设备技术能力也得到了大幅提升，2022年7月，EVG宣布公司在芯片到晶圆（D2W）熔融与混合键合领域取得重大突破，EVG在单次转移过程中使用GEMINI®FB自动混合键合系统，在完整3D片上系统（SoC）中对不同尺寸芯片实施无空洞键合，良率达到100%。4.SUSS：先进后端封装设备和前道光掩膜解决方案的领导者SUSSMicroTec成立于德国，拥有70多年的产业经验，公司产品涵盖光刻、涂胶/显影、晶圆键合、光刻掩膜版清洗等诸多半导体、微加工相关领域，是半导体先进后端封装设备和前道光掩膜解决方案的领导者。键合机领域，SUSS主要提供全自动和半自动晶圆片键合系统。半自动晶圆键合机方面，SUSS晶圆键合系统主要包括XB8、SB6/8Gen2、DB12T和LD12系统，适用于8英寸和12英寸晶圆片的键合，主要用以科研与测试用途。全自动晶圆键合机方面，SUSS主要包括XBS200（8英寸）、XBS300（12英寸混合键合）、XBS300（12英寸临时键合机）和XBC300Gen2（解键合与清洗机）等系统。SUSSXBS300平台可以用于8英寸和12英寸的混合键合/热压键合。XBS300平台拥有高度的模块化设计来实现极大的配置灵活性。通过更换对应模块，XBS300可以提供热压键合和混合键合两种键合工艺。新型XBS300混合键合平台可用于HBM和3DSOC等要求极其严苛的混合键合工艺，满足D2W（芯片到晶圆）和W2W（晶圆到晶圆）两种加工需求，同时还拥有行业领先的100nm精准度。5.K&S：全球半导体封测设备头部厂商K&S（KulickeandSoffaIndustries，库力索法半导体）创立于1951年，总部位于新加坡，全职雇员2877人，是一家半导体设备和材料公司，主要从事制造及组装半导体组装设备和用于半导体封装及测试的消耗性器具、测试产品、内部连接产品，是目前全球半导体封测设备的头部厂商之一。公司围绕半导体封测设备和耗材布局。作为半导体行业的先锋，K&S几十年来致力于为客户提供市场领先的封装解决方案。公司从半导体贴片机和焊线机起步，逐步通过战略性收购和自主研发，逐步增加了先进封装键合机、电子装配、楔焊机等产品，同时配合其核心产品进一步扩大了耗材的产品范围。目前公司已经形成了半导体封测设备销售为核心，配套耗材为辅的产品结构。与下游行业景气度强绑定，营收规模呈现波动态势。公司2019-2023年（公司23财年为22年10月-23年9月，下述“年”均指财年）营收和净利润CAGR分别约为8.21%和47.63%，整体呈现上升趋势。2023年公司实现营业收入7.42亿美元，同比下降50.62%；实现净利润0.57亿美元，同比下滑86.82%，主要原因系全球半导体设备行业需求疲软，短期内下游资本开支放缓导致。设备技术含量高，盈利水平出色。K&S主要提供全球先进的全球先进的半导体后道封测设备，整体呈现高盈利水平的行业特征。毛利率方面，2016-2023年公司毛利率水平基本保持稳定，维持在45%左右上下小幅波动，2023年实现毛利率48.30%。净利率方面，受公司费用端波动影响，整体净利率水平变动幅度较大，2023年实现净利率7.70%，短期承压但长期仍具上升潜力。先进封装键合机方面，公司拥有先进的封装设备组合，覆盖高精度芯片贴装、高精度倒装