电路与电子技术基础 课件 马洪连 第10、11章 AD与DA转换器、数字系统与可编程逻辑器件简介

第10章模/数与数/模的转换10.1

A/D转换器10.2

D/A转换器1本章要求 1.了解模数（AnalogtoDigital，A/D）转换电路和数模（DigitaltoAnalog，D/A）转换电路的基本概念。第10章模/数与数/模的转换 2.了解A/D转换器的转换过程、转换原理、分类及ADC集成芯片及应用等。 3.了解D/A转换器的转换过程、工作原理、典型分类及DAC接口应用等。2典型测控系统的示意图：图10.0.1典型测控系统的示意图310.1

A/D转换器10.1.1A/D转换过程

现实中，将自然界中的一些模拟信号转换为数字信号的器件称为A/D转换器。因为模拟量在时间上是连续变化的信号，而数字量在时间上是离散变化的。所以ADC在转换过程中只能在一系列离散的时间点上对输入模拟信号进行采样，将这些采样值转换为数字量输出。在ADC中，一般需要经过采样、保持、量化、编码这四个步骤来完成从模拟量到数字量的转换，不过在实际电路中，这些步骤往往是可以合并进行的。41.采样与保持图10.1.1采样与保持电路采样与保持过程往往是通过采样和保持电路同时完成的。采样和保持电路的原理图及输出波形如图10.1.1所示。5

图10.1.1（a）所示为一典型的采样与保持电路的原理图，ui为输入模拟信号，其中的场效应管作为采样开关，由频率为fs的采样脉冲s(t)控制其通断。电容C完成保持信号的功能。当采样开关导通时，电容C迅速充电，使uc=ui。当采样开关断开时，由于电容C漏电很小，其上电压基本保持不变。经采样与保持电路后，输入模拟信号变成了在一系列时间间隔内发生变化的阶梯信号，如图10.1.1（b）所示。采样脉冲宽度t很窄时，可近似认为其uO(t)的输出保持不变。

为了用采样信号uO(t)有效地表示输入信号ui(t)，必须有足够高的采样频率fs。若输入模拟量是一个频率有限的信号，且其最高频率为fIMAX，则采样信号频率fs只要满足

fs≥2fIMAX

（10.1.1）就能够-保证采样以后信号能够不失真地反映输入信号。

62．量化与编码

为了将模拟信号转换为数字量，在A/D转换过程中，必须将采样与保持电路的输出电压，按某种近似方式归化到与之相应的离散电平上，这一转化过程称为数值量化，简称量化。

量化过程常采用两种近似量化方式：只舍不入和有舍有入。

量化过程中所取的最小数量单位称为量化单位，也称量化阶梯，用s表示，它是数字信号最低位为1时所对应的模拟量，即1LSB（LeastSignificantBit）。7

以3位ADC为例，设输入信号ui的变化范围为0～8V，采用只舍不入量化方式时，取量化单位s=1V，量化中把不足量化单位部分舍弃，如数值在0～1V之间的模拟电压都当作0s，用二进制数000表示；数值在1～2V之间的模拟电压都当作1s，用二进制数001表示，等等。这种量化方式的最大误差为1s。

采用只舍不入量化方式时的最大量化误差为｜εmax｜=1LSB，而采用有舍有入（四舍五入）量化方式的最大量化误差为｜εmax｜=1/2LSB，后者量化误差比前者小，因此被大多数AD转换器采用。8图10.1.23位ADC转换关系9

图10.1.2给出了3位理想ADC转换关系，其中图10.1.2（a）和（b）分别为只舍不入和有舍有入的转换关系示意图。设参考电压为VREF，n位只舍不入量化ADC的阶梯为

S=VREF/2n

（10.1.2）n位有舍有入量化ADC的阶梯为

S=VREF/(2n-1)（10.1.3）1010.1.2A/D转换原理1．ADC的分类按照ADC的转换精度区分，有8位、10位、12位、14位、16位、24位、3位半、4位半等类型；按照ADC的转换速度区分：有慢速、中速、高速和超高速ADC等类型；按照ADC的输出接口方式区分，有并行接口和串行接口ADC。

按照ADC工作原理区分，可分为直接ADC和间接ADC两类。直接ADC可将模拟信号直接转换为数字信号，这类ADC具有较快的转换速度。间接ADC则先将模拟信号转换为某一中间变量（时间或频率），然后将中间变量转换为数字输出，这类ADC的速度较慢。11（1）并行比较型：并行比较型ADC采用多个比较器，仅做一次比较就能实现转换。（2）逐次比较型：逐次比较型ADC内部由一个比较器和一个D/A转换器采用逐次比较逻辑构成。（3）∑-△调制型：∑-△型ADC由积分器、比较器、1位D/A转换器和数字滤波器等组成。（4）双积分型：双积分型ADC的工作原理是将输入电压转换为时间或频率，由定时器/计数器获得数字值。（5）电压/频率变换型：电压/频率变换型ADC是通过间接转换方式实现A/D转换的。

下面，简单介绍几种ADC工作原理的主要特点，以便在实际应用中进行选择。122．ADC的主要技术指标（1）分辨率。ADC的分辨率又称为ADC的精度，其定义为ADC所能分辨的输入模拟量的最小变化量，分辨率用于描述ADC对输入量微小变化的敏感程度。ADC的输出是n位二进制代码，因此在输入电压范围一定时，位数越多，量化误差越小，转换精度越高，分辨能力越强。

ADC的几项主要技术指标有分辨率、转换速度、转换误差和信号输入范围。（2）转换速度。ADC的转换速度一般指在1s内可以完成的转换次数。当然，在应用时转换速度越高越好。例如，并行比较型ADC可达到50ns，属于超高速ADC；逐次比较型ADC是10～50μs，属于高速ADC；双积分型ADC是10～30ms，属于低速ADC。13（3）转换误差。

转换误差通常以输出误差的最大值形式给出，表示实际输出的数字量与理论上输出的数字量之间的差别，一般以最低有效位的倍数表示。例如，有舍有入量化方式的转换误差绝对值<±1/2LSB，表示实际输出的数字量与理论上输出的数字量之间的误差小于最低有效位的半个字；只舍不入量化方式的转换误差为1LSB。转换误差综合反映了ADC在一定使用条件下的总偏差，通常会在技术参数手册中给出。14（4）满量程输入范围。

满量程输入范围是指ADC输出从零变到最大值时对应的模拟输入信号的变化范围。例如，某12位ADC输出000H时对应输入电压为0V，输出FFFH时对应输入电压为5V，则其满量程输入范围是0～5V。ADC的其他指标还有偏移误差、线性度等。153．ADC的选用原则（1）采样速度。

采样速度决定了数据采集系统的实时性。采样速度由模拟信号带宽、数据通道数和每个周期的采样数来决定。采样速度越高，对模拟信号复原越好，即实时性越好。

不同系统所要求使用的ADC输出的数据位数、系统的精度、线性度等也不同。（2）ADC转换精度。

ADC转换精度与ADC的分辨率有密切关系。在一个复杂的检测系统中，各环节的误差、信号源阻抗、信号带宽、分辨率和系统的通过率都会影响误差的计算。在正常情况下，ADC转换前向通道的总误差应小于或等于ADC的量化误差，否则选取高分辨率的ADC也没有实际意义。16（3）转换时间。

A/D转换是一个动态的过程，需要一定的转换时间。而输入的模拟量总是在连续不断变化的，这样便造成了转换输出的不确定性误差，即孔径误差。为了确保较小的孔径误差，要求ADC具有与之相适应的转换速度。否则，就应该在ADC前加入采样与保持电路，以满足系统的要求。（4）基准电压源。

基准电压源VREF的参数有电压幅度、极性及稳定性，基准电压源对A/D转换的精度有很大的影响。在实际应用中还要考虑成本及芯片来源等其他因素。174．并行比较ADC

并行比较型ADC采用多个比较器，仅做一次比较就能实现转换。因此，转换速度快，适用于视频采样等速度特别快的领域。18图10.1.33位并行比较ADC的内部电路（有舍有入）19表10.1.13位有舍有入并行比较ADC转换表输入模拟信号Vin阶梯等效模拟输入Vin比较器输出C7C6C5C4C3C2C1输入为1的异或门输入

D2D1D0量化误差0s00000000无0001s000000110012s000001120103s000011130114s000111141005s001111151016s011111161107s1111111711120例10.1.1

在图10.1.3中，若基准电压VREF=8.9V，R=2kΩ，则当输入模拟电压Vin为6.3V时，输出的数字量是多少？解：s=VREF/(2n-1)=8.9/(23-1)≈1.27V

Vin/s=6.3/1.27≈4.96

四舍五入4.96的结果为5，对应的三位数字输出量为D2D1D0=101。21

例10.1.2

4位只舍不入并行比较ADC电路，若基准电压VREF=24.5V，R=2kΩ，则当输入模拟电压Vin为10.33V时，输出的数字量是多少？解：

s=VREF/2n=24.5/24≈1.53V

Vin/s=10.33/1.53=6.75

四舍五入6.75的结果为6，对应的四位数字输出量为D3D2D1D0=0110。22表10.1.23位只舍不入并行比较ADC转换表输入模拟信号Vin阶梯等效模拟输入Vin比较器输出C7C6C5C4C3C2C1输入为1的异或门输入

D2D1D0量化误差0s00000000无0001s000000110012s000001120103s000011130114s000111141005s001111151016s011111161107s11111117111235．逐次逼近型ADC

目前，在实际过程应用中，应用最多的是逐次逼近型ADC。逐次逼近型ADC又被称为逐位比较型ADC，其转换过程与用天平称重相似。

逐次逼近型ADC内部结构组成主要包括脉冲源、控制电路VL、逐次逼近寄存器、比较器、D/A转换器及基准电压VREF等。

逐次逼近型ADC就是将输入模拟信号Vi与不同的比较电压Vo做多次比较，使转换所得的数字量在数值上从高到低位逐次逼近输入模拟量对应值。在比较工作开始时，需要设置逐次逼近寄存器输入数字量，按照从高位到低位逐次进行。通过D/A转换后的Vo的不同输出电压与Vi的比较来确定各位数码的“0”“1”状态，使转换所得的数字量在数值上逐次逼近输入模拟量的对应值。24

下面举例说明4位只舍不入逐次逼近型ADC的转换过程，4位逐次逼近型ADC结构如图10.1.4所示。假设输入模拟电压Vi=3.44V，D/A转换器的基准电压VREF=5V。4位DAC输入数值D3D2D1D0的权值分别为（2-1、2-2、2-3、2-4）VREF，即在输入0000时，其输出Vo=0V，输入1111时，Vo≈VREF=5V。图10.1.44位逐次逼近型ADC结构25

A/D转换开始前将逐次逼近寄存器输出清零（0000），4位DAC输出的模拟电压Vo=0V。这样在CLK第1个时钟脉冲作用下，控制逐次逼近寄存器输出D3D2D1D0为1000，经过D/A转换器转换为与之对应的新模拟电压Vo=23/24=8/16VREF=2.5V，送入比较器与模拟输入信号Vi=3.44V进行比较。由于Vi>Vo，逐次逼近寄存器高位的1应保留。在第2个时钟脉冲作用下，按同样的方法将次高位置1，使逐次逼近寄存器输出1100，此时经D/A输出Vo=(23+22)/24=12/16VREF=3.75V。由于Vi＜Vo，确定次高位的1应该删除（记为0）。在第3个时钟脉冲作用下，使逐次逼近寄存器输出1010，此时经D/A输出Vo=(23+21)/24=10/16VFER=3.125V。由于Vi>Vo，确认逐次逼近寄存器该位的1应保留。在第4个时钟脉冲作用下，使逐次逼近寄存器输出1011，此时经D/A输出Vo=(23+22+21)/24=11/16VFER=3.4375V。由于Vi>Vo，确认逐次逼近寄存器该位的1应保留。所以，经四次比较后最终得到转换数值为1011。26

逐次逼近型ADC的转换时间取决于输出数字位数n和时钟频率，若转换的位数越多，或者转换的时钟频率越低，则A/D转换所需的时间越长。在具有n位逐次逼近型ADC中，需要n个脉冲进行n次比较；在第（n+1）个脉冲作用下，寄存器中的状态被送到输出端；第（n+2）个脉冲作用下，电路清除输出端状态，恢复原状态。所以，完成一次转换所需的时间为

t=(n+2)TCLK

27例10.1.3

在8位只舍不入逐次逼近型ADC电路中，设电路的VREF=8.76V，时钟频率f=100kHz，当输入模拟量Vi=6.42V时，ADC输出的8位数字量D是多少？其转换时间为多少？

在ADC输出相同位数的情况下，逐次逼近型ADC的转换速度较快且所用器件少。28

ADC0809是美国国家半导体公司采用CMOS工艺生产的8位并行逐次逼近型ADC芯片，片内有8路模拟开关，可输入8个模拟量。输入信号为单极性，量程为0～+5V。外接CLK为640kHz时，典型的转换速度为100μs。片内带有三态输出缓冲器，这样数据输出可与数据总线直接相连。其性能价格比有明显的优势，该型号ADC是比较广泛使用的芯片之一。29

ADC0809有28个引脚，其内部结构可分为模拟输入、转换器和三态输出缓冲器三大部分，如图10.1.5所示。图10.1.5ADC0809的结构框图1．ADC的分类302．ADC0809的引脚功能及引脚分布ADC0809的引脚分布如图10.1.6所示，各引脚功能如下。图10.1.6ADC0809的引脚分布IN0～IN7模拟量输入通道：ADC0809对输入模拟量的要求主要有输入信号为单极性，电压范围为0～5V，若信号过小，则需要进行放大。另外，模拟量输入信号在A/D转换过程中，值不会被变换，对速度快的模拟量信号，需要在输入ADC前增加采样与保持电路。31A、B、C三位地址选择线：地址线排序是A为低位地址，C为高位地址，三位地址选择线可以对8路模拟通道进行选择。ALE地址锁存允许信号：对应ALE上升沿，将A、B、C地址送入地址锁存器。START转换启动信号：START上升沿时，所有内部寄存器清零，START下降沿时，开始进行A/D转换，在A/D转换期间，START应保持低电平。D7～D0数据输出线：三态缓冲输出形式下可以与微处理器的数据线直接相连。OE输出允许信号：用于控制三态输出锁存器，当OE为低电平时，输出数据呈高阻态；当OE为高电平时，允许转换获得的数据输出。32CLK时钟信号：ADC0809内部没有时钟电路，所需时钟信号必须由外部提供，典型值为640kHz，最小时钟频率为10kHz，最大时钟频率为1280kHz。EOC转换结束信号：当A/D转换完毕之后，发出一个正脉冲，表示A/D转换结束，此信号可作为查询的状态标志，也可作为中断请求信号使用。VREF基准参考电压：基准参考电压用来与输入的模拟信号进行比较，作为逐次逼近的基准，其典型值为+5V（VREF=+5V，VREF=0V）。VCC接电源电压+5V，GND为接地端。3310.2D/A转换器10.2.1概述

目前，人们将自然界中的一些数字信号转换为模拟信号的器件称为D/A转换器（DigitaltoAnalogConverter，DAC）。

DAC就是将数字量每位二进制数码分别按所在位的“权”转换为相应的模拟量，相加求和从而得到与原数字量成正比的模拟量。三位理想的DAC输入、输出关系如图10.2.1所示，其输出、输入之间成正比。DAC将输入数字量转换为相应离散模拟值。

1．D/A转换过程

任何DAC的使用都是与其数字编码形式密切相关的。图中采用的是自然加权二进制码，是一种单极性码。在DAC应用中，通常将每个数字量表示为满刻度模拟值的一个分数值，称为归一化表示法。34例如，图10.2.1中，数字111经DAC转换为7/8FSR，其中FSR为FullScaleRange（满刻度值）的缩写，数字001转换为1/8FSR。数字的最低有效位常用LSB表示，其对应的模拟输出值为1/2nFSR，n是数字量的位数。另外，DAC常使用双极性码。双极性码可表示模拟信号的幅值和极性，适用于具有正、负极性的模拟信号的转换。使用双极性码时，其FSR是单极性码FSR的二分之一。图10.2.1三位理想的DAC输入、输出关系35

D/A转换原理的主要过程如图10.2.2所示。首先微处理器发出的并行数字信号通过DAC变成离散的数字信号，然后被存放在采样保持器中，最后通过低通滤波器将其转化为连续的模拟信号输出。图10.2.2D/A转换原理的主要过程36

DAC内部结构一般包括数字缓冲寄存器、N位模拟开关、译码网络、放大求和电路和基准电压源，如图10.2.3所示。图10.2.3DAC内部结构372．DAC的分类

由于目前各厂家生产的DAC芯片种类繁多，对DAC有如下几种分类方式。按工作原理分为权电阻网络DAC、R-2R倒T型电阻网络DAC、电流激励DAC、串行总线DAC等。按信息转换位数上分为8位、10位、12位、16位等。按转换时间分为超高速DAC（转换时间<100ns）、高速DAC（介于100ns～10μs之间）、中速DAC（介于10μs～100μs之间）、低速DAC（>100μs）等。按数字量的输入形式分为并行总线DAC和串行总线DAC。在输出信号形式上分为电压输出型和电流输出型。383．DAC的技术参数

DAC的技术指标很多，主要有转换精度、分辨率、转换误差和转换速度。DAC的转换精度指在整个工作区间内，实际输出电压与理想输出电压之间的偏差，通常用分辨率和转换误差描述。1）分辨率分辨率是指当输入数字发生单位数码变化时所对应的输出模拟量的变化量。分辨率通常有如下三种表示方法。（1）最低有效位：LSB=VOmin。例如，某8位DAC，参考基准输入电压VREF为5V，其分辨率为LSB=VREF/28=5000mV/256≈19.5mV（2）最低有效位（LSB）与最大输出（VOmax）之比，即S=VOmin/VOmax=1/(2n-1)（3）在工程中，通常将n位DAC，采用百分率来衡量分辨率的高低，即1/2n的百分数。例如，8位DAC，采用百分率表示分辨率为1/28=1/256=0.0039=0.39%392）转换误差

现实的DAC由于各元件参数值存在误差、基准电压不够稳定及运算放大器的漂移等，DAC实际转换精度受转换误差的影响，低于理论转换精度。转换误差指实际输出的模拟电压与理想值之间的最大偏差，常用这个最大偏差与输出电压FSR的百分比或LSB的倍数表示。转换误差一般是增益误差、漂移误差和非线形误差的综合指标。3）转换速度

转换速度一般由建立时间决定。建立时间是指当输入的数字量变化时，输出电压进入与稳态值相差范围以内的时间。输入的数字量变化越大，建立时间越长，所以输入从全0跳变为全1（或从全1变为全0）时建立时间最长，该时间称为满量程建立时间。一般技术手册上给出的建立时间指满量程建立时间。此外，还有温度系数等技术指标。404）DAC的选用原则在进行含有DAC的输出电路设计过程中，对DAC的选用主要考虑如下几个方面。（1）DAC用于什么系统、应转换输出的数据位数、系统的精度及线性度。（2）输出的模拟信号类型，包括输出信号的范围、种类（电流型、电压型）、极性（单、双极性）、信号的驱动能力、信号的变化速度。（3）系统工作频率的范围、DAC的转换时间、转换速度，高速应用还是低速应用。（4）基准电压源的来源。基准电压源的幅度、极性及稳定性；电压是固定的还是可调的，是外部提供还是D/A转换芯片内提供等。（5）成本及芯片来源等因素。4110.2.2典型DAC

1．权电阻网络DAC

目前，工程应用的DAC集成芯片较多，本节主要介绍权电阻网络DAC和R-2R倒T型电阻网络DAC的工作原理。

权电阻网络DAC是一种最简单、最直接的并行转换电路，在转换时间上属于超高速DAC（转换时间<100ns），但其电阻网络的阻值类型随着转换位数的增加而增加，这种DAC多应用在快速转换的场合。

4位二进制权电阻网络DAC电路如图10.2.4所示。图中MSB为最高有效位，LSB为最低有效位，VREF为参考电压，从高位到低位的数字量D3、D2、D1、D0，分别控制模拟开关S3、S2、S1、S0。数字量D为1时，S连接，相当接到“l”位置；D为0时，模拟开关悬空，相当接到“0”位置。42

43例10.2.1在4位权电阻网络DAC电路中，若RF=2-4R，VREF=5V，当输入数字量为D3D2D1D0=1010时，求相应的模拟输出电压Vo。解：由式（10-6），4位权电阻网络DAC电路的模拟输出电压为Vo=-IRF=-RF/RVREF(D023+D122+D221+D320)代入RF=2-4R，VREF=5V，D3D2D1D0=1010，得Vo=-R/R×5×(8+2)/24=-5×10/16=-3.125V44例10.2.1

在4位权电阻网络DAC电路中，若RF=2-4R，VREF=5V，当输入数字量为D3D2D1D0=1010时，求相应的模拟输出电压Vo。解：

由式（10-6），4位权电阻网络DAC电路的模拟输出电压为Vo=-IRF=-RF/RVREF(D023+D122+D221+D320)代入RF=2-4R，VREF=5V，D3D2D1D0=1010，得Vo=-R/R×5×(8+2)/24=-5×10/16=-3.125V45图10.2.44位二进制权电阻网络DAC电路46

2．R-2R倒T型电阻网络DAC图10.2.5R-2R倒T型电阻网络DAC内部结构原理

在目前应用的DAC中，通常采用R-2R倒T型电阻网络DAC，其内部结构原理如图10.2.5所示。47图10.2.6电阻网络的等效电路

在图中，根据集成反向放大器的“虚假短路”概念（即V-≈V+≈0），无论开关S3、S2、S1、S0与哪一边接通，各2R电阻的上端都相当于接通地电位端，其电阻网络的等效电路如图10.2.6所示。48

设图中电路的总电流为I，从电路中可以看出，分别从11'，22'，33'，44'每个端口向左看的等效电阻都是R，这样可以推导出从参考电源流入电阻网络的总电流为:

I=VREF/R（10.2.3）

其中，流过4'4端的电阻支路的电流为I/2，流过3'3端、2'2端、1'1端各电阻支路的电流分别为I/4、I/8、I/16。在图10-12中，开关S3～S0受数字量D3D2D1D0的控制。当某位数字量Di为“1”时（如D0=1），控制相应的开关（如S0=1）与放大器的反相输入端接通，相应电阻支路的电流（I/16）流过反向放大器的反馈电阻RF后，其输出电压VO=-IRF；当某位数字量为“0”时，控制相应的开关与地电位端接通，相应的电流不流过放大器的反馈电阻RF。这样，电路中流过放大器反馈电阻的总电流为:

I=D3I/2+D2I/4+D1I/8+D0I/16（10.2.4）49

根据“虚地”概念，有VO=-IRF。如果取反馈电阻RF=R，并将式（10.2.3）和式（10.2.4）代入，则输出电压为:

VO=-RFI/24∙(D323+D222+D121+D020)=-VREF∙RF/R∙24∙(D323+D222+D121+D020)

=-VREF/24∙(D323+D222+D121+D020)

（10.2.5）

式（10.2.5）表明，输出模拟电压正比于输入的数字量，实现了数字量转换为模拟量的功能。

对于n位R-2R倒T型电阻网络DAC，输入为n位二进制数字量Dn-1Dn-2…D1D0，输出的模拟电压为:VO=-VREF/2n∙(Dn-12n-1+Dn-22n-2+…+D121+D020)（10.2.6）5010.2.2典型DAC例10.2.1

4位R-2R倒T型电阻网络DAC如图10.2.5所示，假定RF=R，VREF=5V。求：①该电路的FSR；②最小输出电压VOmin；③百分数表示的分辨率；④最大输出电压VOmax；⑤当输入数字量D3D2D1D0=1000时的模拟输出值Vo。

5110.2.3DAC接口应用1．概述

目前应用的DAC芯片种类繁多，不同形式的DAC与处理器接口有所不同。下面，重点介绍DAC0832及接口应用。

DAC0832是美国国家半导体公司采用CMOS工艺生产的8位D/A转换集成电路芯片。它具有与微控制器连接简单、转换控制方便、价格低廉等特点，因而得到了广泛应用。

DAC0832的内部结构如图10.2.7所示，其内部有8位输入寄存器、8位DAC寄存器、8位DAC及门控电路等。由于内部无参考电源，故需要外接。DAC0832输出是电流型信号，如要获得电压输出，需要外加运放实现电流/电压转换电路。由于DAC0832采用了8位输入寄存器和8位DAC寄存器二次缓冲方式，这样可以在D/A输出的同时输入下一个数据，以便提高转换速度。DAC0832的输入数据为8位，其逻辑电平与TTL电平兼容，故可以直接与微控制器的数据总线相连。52

DAC0832引脚分布如图10.2.8所示，主要性能如下:

分辨率8位。

转换时间1μs。

参考电压±10V。

单电源+5V～+15V。

功耗20mW。

各引脚含义如下:

X1～X8：8位数字量输入信号，其中X8为最低位，X1为最高位。ILE：输入寄存器的允许信号，高电平有效。

：片选信号，低电平有效。

：数据写入输入寄存器的控制信号，低电平有效。5310.2.3DAC接口应用

：数据传送信号。它用来控制何时允许将输入寄存器中的内容锁存到8位DAC寄存器中进行D/A转换。

：DAC寄存器的写选通信号。DAC寄存器的锁存信号

在

当

和

同时允许时，

为高电平，DAC寄存器的输出随寄存器的输入变化。

的负跳变将输入寄存器的8位数字量锁存到DAC寄存器并开始D/A转换。VREF：参考电压输入端。RFB：芯片内部反馈电阻的接线端，可直接作为运算放大器反馈电阻。IOUTl：电流输出端1。IOUT2：电流输出端2。VCC：电源输入端。AGND：模拟地。通常，它可与数字量地相连，但在防干扰要求较高的场合应分开。DGND：数字地。541.概述图10.2.7DAC0832的内部结构图10.2.8DAC0832引脚分布552．接口方式及工作原理图10.2.9DAC0832工作方式

根据DAC0832的

、

、

、

控制端的不同组合接法，可以有如下三种工作方式，如图10.2.9所示。56

在直通工作方式下，

、

、

、

接数字地，ILE接高电平+5V，芯片处于直通状态。只要输入数字量D0～D7，就立即进行D/A转换，并输出转换结果。此方式不易实现接口控制，用得较少。

在单缓冲工作方式下，两个寄存器中一个处于直通状态，另一个处于受控锁存器状态或两个寄存器同步受控。该方式适用于只有一路模拟输出或有多路输出，但不要求多路同时输出的场合。图10.2.10所示为单缓冲工作方式下DAC0832与微控制器的一种连接方法。只要在DAC0832输出端配置一个单极性电压运算放大器，即可实现单极性的D/A转换输出。当模拟量输入在00～FFH时，电压的输出量在0～-VREF之间。单极性电路输入数据与输出电压关系如表10.2.1所示。5710.2.3DAC接口应用单极性电路输入数据与输出电压关系双极性电路输入数据与输出电压关系DAC锁存内容模拟输出电压UOUTDAC锁存内容模拟输出电压UOUTMSBLSBMSBLSB11111111-(255/256)VREF11111111+(127/128)VREF10000001-(129/256)VREF10000001+(1/128)VREF10000000-(128/256)VREF=-(1/2)VREF10000000001111111-(127/256)VREF01111111-(1/128)VREF00000001-(1/256)VREF00000001-(127/128)VREF00000000000000000-VREF表10.2.1单极性与双极性电路输入数据与输出电压关系58图10.2.10单缓冲异步接口

对多路D/A转换接口要求同步进行D/A转换输出时，必须采取双缓冲同步接口方式，如图10.2.11所示。数字量的输入锁存和D/A转换输出分两步完成，即微控制器数据总线分时向各路DAC输入待转换的数字量，并锁存到各路的输入寄存器，对所有的DAC发出控制信号，使各个DAC输入寄存器中的数据实现D/A转换输出。图10.2.11双缓冲同步接口59

在实际应用中，有时不仅需要单极性输出，还需要双极性输出。DAC0832输出端配置有两级运算放大器，可实现双极性电压的D/A转换输出，如图10.2.12所示。由于图中的VREF为5V，所以电路中第一级运放输出为单极性电压-5～0V，第二级运放输出为双极性电压±5V。双极性电路输入数据与输出电压关系如表10.2.1所示，输出信号的最大幅值由D/A的参考电压VREF决定。图10.2.12DAC0832双极性单缓冲工作电路60

双极性单缓冲工作方式电路的输入寄存器选择信号及数据传送信号都与片选信号相连，两级寄存器的写信号

、

可由微控制器的

端控制，使两个寄存器同时选通及锁存，当片选信号选中DAC0832后，只要

发出控制信号，DAC0832就能一步完成数字量的输入锁存和D/A转换输出。

DAC0832具有数字量的输入锁存功能，故数字量可以直接从微控制器并行P0口送出。由于DAC0832是电流型输出，需要外配置运算放大器将电流输出转换为电压输出。61第11章数字系统与可编程逻辑器件简介11.1概述11.2可编程逻辑器件PLD简介62本章要求1.了解数字系统的基本概念和自顶向下的模块化设计方法，了解掌握数据通路和数字子系统。2.了解数字集成电路，掌握集成电路的制造技术类型，集成电路的封装类型，规模类型和使用特性等。3.掌握可编程逻辑器件（ProgrammableLogicDevice，PLD）概念和组成原理等。6311.1概述11.1.1基本概念

在数字电路中，无论是组合逻辑电路还是时序逻辑电路，它们的功能都相对单一，通常使用真值表、状态图、状态表等数学工具就可以进行描述。在实际应用项目中，人们往往需要用到各种功能复杂的数字系统。1．什么是数字系统

在数字电子技术领域，由各种逻辑器件构成的能够实现某种单一特定功能的电路称为功能部件级电路，它们只能完成单一功能。而由若干数字电路和逻辑部件构成的能够实现数据存储、传输和处理等复杂功能的数字设备，则称为数字系统。电子计算机就是一个典型的复杂数字系统。6411.1.1基本概念2．数字系统的一般结构

所谓数字系统，是指交互式的以离散形式表示的具有存储、传输、处理信息能力的逻辑子系统的集合物。显然，数字系统的功能、性能、规模远远超出了一般中小规模数字逻辑电路的范围。从本质上看，数字系统的核心问题仍是逻辑设计问题。逻辑设计是实现子系统和整个系统的结构与功能的过程，从而最终完成系统所期望的信息存储、传输、处理任务。65

传输是信息通过空间进行移动，在逻辑电路中金属导线提供了信息传输的通路。在并行传输中，一组导线中的每条都可以传递一个数字序列中的一位。在串行传输中，采用一条导线在时间上顺序地传输一个数字序列。存储是信息通过时间进行“搬运”。在动态式存储器中，在规定的一个时间周期内，信息用重复经过一个延迟线的办法来保存信息；在静态式存储器中，在规定的时间周期内，向专用记忆部件写入或读出所需的信息。

处理是信息按运算规则通过变更已给出信息来形成新的信息。为了产生新的信息，必须对已给出的信息进行加工处理，其基本方法是算术运算或逻辑运算。这样，电子信号通过处理电路时也要花费一定的时间。66

数字系统的基本结构框图如图11.1.1所示，它由输入部件、输出部件、存储部件、处理部件、控制部件五大子系统组成。通常，将存储部件和处理部件称为数字子系统。

存储部件和处理部件是被控部件，又称为执行部件。它们受控于控制部件，在控制部件的命令下进行相应的动作。图11.1.1数字系统的基本结构框图67

控制部件习惯上称为控制器或控制单元，它是数字系统的核心。数据子系统只能决定数字系统能完成哪些操作，至于什么时候完成何种操作则完全取决于控制子系统。控制子系统根据外部控制信号决定系统是否启动工作，根据数据子系统提供的状态信息决定数据子系统下一步将完成何种操作，并发出相应的控制信号控制数据子系统实现这种操作。因此，控制子系统控制数字系统的整个操作进程。

有无控制部件就成为区分系统级设备与功能部件级电路的一个重要标志。凡是具有控制部件且能按照一定程序进行操作的，不管其规模的小，均称为数字系统；68

在数字系统中，存储部件和处理部件之间通过传输线相互连接。由于传输信息和处理信息都要花费时间，因此存储部件和处理部件要求在规定的时间间隔内源源不断地获得信息。当信息被传输到处理部件且被处理时，存储部件则保存并源源不断地供给信息，而计算的结果又被返回传输到存储部件。在数字系统中，这种活动是周期性的。存储部件获得信息并被传送输处理部件加工处理；加工处理后的更新信息又被传输到存储部件。之后，又开始另一新的周期。

数字系统既然是交互式的，必须从外部环境接收信息，并将处理的结果信息供给外部环境，这部分工作通常由人机接口设备来实现。在图11.1.1中，输入部件和输出部件就体现了这种功能。69

在简单的情况下，输入部件可看作被处理的信息源，而输出部件可看作计算结果的输出显示或打印接收器。

在数字系统中，处理部件与存储部件之间的协调配合是非常重要的。处理部件必须告诉所使用的运算规则集，存储部件一旦获得新的信息就要抹掉旧的信息。数据信息在图11.1.1中用双线表示，控制信息在图中用细线表示。在数字系统中，不论是数据信息还是控制信息，都可以用完全相同的方法来存储、传输和处理。703．数字系统与逻辑功能部件的区别

一般来说，只要按预定要求能够产生或加工处理数字信息的装置都可看作一个独立的数字系统，而逻辑功能部件的作用却比较单一。

数字系统通常由若干逻辑功能部件组成，并由一个控制部件统一指挥。就数字系统的设计过程而言，总是从总体任务开始。首先分析设计任务，明确系统应满足的要求和应具备的功能，确定总体任务。然后把总体任务划分成若干局部任务，每个局部任务都由一个相应的子系统完成。如果子系统比较复杂，可以进一步划分，直到每个局部任务都十分明确且易于实现。划分出来的子系统一般就是一个逻辑功能部件，如加法器、乘法器、译码器、寄存器、存储器等，它们都是典型的逻辑功能部件，可称为逻辑系统。71

由于每个逻辑子系统只担负局部任务，把这些子系统合并为大系统时，就必须有一个控制部件来统一协调和管理各子系统的工作，按一定的程序统一指挥整个系统工作。因此有没有控制部件是区别数字系统和逻辑功能部件的重要标志。凡有控制部件，且能按一定程序进行操作的系统，不论其规模大小，一律看作一个数字系统。没有控制部件又不能按一定程序操作的系统只能看成是一个逻辑部件或子系统。

从设计方法来看，数字系统级的设计和逻辑功能部件级的设计是沿不同途径进行的。一个逻辑功能部件的设计是先按任务要求，建立真值表或状态表，给出逻辑功能描述，然后进行逻辑化简或状态化简，最后完成逻辑电路的设计。这种设计过程称为自下而上的设计方法。72

数字系统的设计方法是一个自上而下的过程，又称为自顶向下的设计过程。整个设计过程包含一系列试探过程。在设计最终完成之前，设计者不可能确定所有的细节。在系统被划分成子系统的过程中，会有不同的方案需要试探、比较和验证。在完成了各个子系统的设计之后，又有一个把子系统连成整体并进行整体功能验证和检查的过程。若不能满足要求，则需要进行修改，修正子系统的划分。通常，经过一定的反复才能真正完成一个数字系统的设计。

正确、合理地划分子系统是数字系统设计成功与否的关键，控制部件是用来统一协调各子系统工作的核心，它的设计是数字系统级设计的重要方面。7311.1.2数据通路1．总线的概念

数字系统内部主要的工作过程是数据信息传输和加工处理的过程。在系统内部，数据传输非常频繁。例如，在三个寄存器R1、R2、R3之间相互连接传输数据，需要六组传送线。当数字系统很复杂时，所需的寄存器数目就越多，控制线路也变得非常复杂。为了减少数据传送线、节省器件、提高可靠性和便于控制，通常将一些寄存器之间的数据传送通路进行归并，成为一种传输线结构，即总线形式。

所谓数据总线就是多个信息源分时传送数据到多个目的地的传输通路。在数字系统中，总线是多个逻辑子系统的连接纽带，假如一组导线只连接一个信息源和一个负载就不能称为总线。74

数字系统内部主要的工作过程是数据信息传输和加工处理的过程。在系统内部，数据传输非常频繁。例如，在三个寄存器R1、R2、R3之间相互连接传输数据，需要六组传送线。当数字系统很复杂时，所需的寄存器数目就越多，控制线路也变得非常复杂。为了减少数据传送线、节省器件、提高可靠性和便于控制，通常将一些寄存器之间的数据传送通路进行归并，成为一种传输线结构，即总线形式。

所谓数据总线，就是多个信息源分时传送数据到多个目的地的传输通路。在数字系统中，总线是多个逻辑子系统的连接纽带，假如一组导线只连接一个信息源和一个负载就不能称为总线。总线每次只允许一个数据流进入总线，即同一时刻只能传送多信息源中的某一个，这就需要在总线始端对进入总线的信息有选择地加以控制。同样，总线终端输出数据要送往何处，也需要有选择地加以控制，这个任务由控制部件来完成。752．总线的逻辑结构

如果总线的始端与终端是固定不变的，即信息只能从始端向终端传送，这种结构称为单向总线。例如，计算机系统中的地址总线就是单方向的。在计算机系统中，数据总线釆用双向进行数据传送。

通常，组成总线结构的逻辑结构可以采用多路选择器、三态门等方式实现，在数字系统中，双向数据总线的逻辑结构示意图如图11.1.2所示。

在图中，只画出总线中的两位数据位。接收控制信号与发送控制信号由控制部件给出，分别加到两组三态门的禁止端。这两组控制信号不能同时有效，即当接收控制信号有效时，左列的三态门打开；右列的三态门输出与总线断开，因而数据由右面传送到左面。当发送控制信号有效时，右列的三态门工作；左列的三态门输出与总线断开，因而数据由左面传送到右面。76图11.1.2双向数据总线的逻辑结构示意图77

由三态门构成的多逻辑部件数据总线结构，如图11.1.3所示。图中发送数据的三个寄存器A、B、C通过三态门与数据总线BUS相连接；接收数据的寄存器D、E、F直接接在BUS上，并由寄存器的选通信号LDi作为接收控制信号。当三态门的使能控制端信号j→BUS为1时，发送寄存器的数据将发送到总线BUS上，接收寄存器通过选通控制信号LD将数据接收到相应的寄存器中。当三态门使能控制端信号→BUS为0时，该三态门输出端呈现高阻抗状态，相当于该三态门与BUS断开。三态门的这种特性，保证了总线上信息的分时传送。而且逻辑结构清晰，使用的逻辑元件少。通过增加相应器件，还能构成双向数据总线，实现数据的双向传送。

在数字系统中，三态门构成的数据总线可以有效地连接各个逻辑子系统，因而得到了广泛应用。78图11.1.3多逻辑部件数据总线结构7911.1概述11.1.3子系统的组成1．数字子系统

数据子系统的功能是实现数据的存储、传送和处理，通常由存储部件、运算部件、数据通路、控制点及条件组成。存储部件用来存储各种数据，包括初始数据、中间数据和处理结果，常用触发器（寄存器）、计数器和随机存取存储器（RAM）作为存储部件；运算部件用来对二进制数据进行变换和处理，常用的组合运算部件有加法器、减法器、乘法器、除法器、比较器等，常用的时序运算部件有计数器和移位寄存器等；80数据通路用来连接系统中的存储器、运算部件及其他部件，常用导线和数据选择器等部件来实现其功能；控制点是数据子系统中接收控制信号的组件输入点，控制信号通过它们实现运算部件操作、数据通路选择及寄存器的置数等控制操作，以集成触发器为例，其时钟输入端和异步清0、置1端均可作为控制点；条件是数据子系统输出的一部分，控制子系统利用它来决定条件控制信号或其他操作序列。其中，条件可以被看作数据子系统提供给控制子系统的操作状态信息。812．控制子系统

控制子系统是数字系统的核心，通常可以用硬件（Hardware）、软件（Software）、可编程器件PLD和微程序（Micro-program）等方法予以实现。数字系统控制子系统的软件实现方法已超出本课程的教学内容，此处将不作介绍；PLD实现方法依赖新的可编程描述工具语言。本节只简单地介绍数字系统的硬件实现方法和微程序实现方法。82实现控制子系统一般包括以下几个步骤。（1）根据所采用的数据子系统结构，导出合适的系统控制算法（ASM图或算法文件）。（2）根据导出的系统控制算法，画出系统的控制状态图。（3）采用同步时序逻辑电路的设计方法或微程序设计方法，实现控制子系统。83

采用同步时序逻辑电路的设计方法设计的控制子系统称为硬件控制器，采用微程序设计方法设计的控制子系统称为微程序控制器。无论采用哪种设计方法，都要尽量使用MSI或LSI芯片，减小系统的体积，降低系统的成本，提高系统的性价比。（1）硬件控制器的实现方法。

硬件控制器的实现方法与同步时序逻辑电路的设计方法并无多大差别。由于常常以计数器或移位寄存器为核心进行设计，因此在一般情况下，这种实现方法不需要对控制状态图进行化简。使用计数器进行设计时，状态编码要注意按照计数器的规律进行编码，尽量多使用MSI计数器的计数功能来实现控制器的状态转换；使用移位寄存器进行设计时，状态编码要注意按照移位寄存器的规律进行编码，尽量多使用MSI移位寄存器的移位功能来实现控制器的状态转换。84（2）微程序控制器的实现方法。

在微程序控制器的实现方法中，控制算法中的每条语句称为一条微指令，每条微指令中的一个基本操作称为微操作。一条微指令可有多个微操作，它们的编码为微指令的操作码。描述一个算法的全部微指令的有序集合就称为微程序。

微程序控制器实现方法的基本思想是：将反映系统控制过程的控制算法以微指令的形式存放在控制存储器中，逐条将它们取出并转化为系统的各种控制信号，从而实现预定的控制过程。这种实现方法称为微程序设计方法，用微程序设计方法设计的控制器称为微程序控制器。

与硬件控制器相比，微程序控制器具有结构简单、修改方便、通用性强的突出优点。如果控制器非常简单、状态不多时，因使用控制存储器会存在一些浪费。使用微程序控制器反而有可能增加系统成本。在决定采用微程序控制器前，应该估算一下系统的综合成本。8511.1.4数字系统设计过程

当前，数字系统设计普遍釆用自顶向下（Top-Down）的设计方法，这里的“顶”是指系统的功能；“向下”是指将系统由大到小、由粗到细地进行分解，直至可用基本模块实现。自顶向下设计方法的一般过程大致上可以分为四步，如图11.1.4所示。图11.1.4数字系统设计过程861．系统调研，确定总体方案

接受一个数字系统的设计任务后，首先应对设计课题进行充分的调研，深入了解待设计系统的功能、使用环境与使用要求，选取合适的工作原理与实现方法，确定系统设计的总体方案，这是整个设计工作中最为困难也最体现设计者创意的一个环节。因为同一功能的系统有多种工作原理和实现方法可供选择，方案的优劣直接关系到所设计的整个数字系统的质量。所以，必须对可以采用的实现原理、方法的优缺点进行全面、综合的比较、评判，慎重地加以选择。总的原则是所选择的方案既要满足系统的要求，又要结构简单，实现方便，具有较高的性价比。

数字系统总体方案的优劣直接关系到整个数字系统的质量与性能，需要根据系统的功能要求、使用要求及性价比周密思考后确定。872．逻辑划分，导出系统框图

系统总体方案确定以后，可以根据数据子系统和控制子系统各自的功能特点，将系统从逻辑上划分为数据子系统和控制子系统两部分，导出包含必要的数据信息、控制信息和状态信息的结构框图。

逻辑划分的原则是怎样更有利于实现系统的工作原理，就怎样进行逻辑划分。为了不使这一步的工作太过复杂，结构框图中的各个逻辑模块可以比较笼统、抽象，不必受具体芯片型号的约束。

由于数据子系统和控制子系统的功能不同，因此数字系统的逻辑划分并不太困难。凡是有关存储、处理功能的部分，一律归类于数据子系统；凡是有关控制功能的部分，一律归类于控制子系统。逻辑划分后，就可以根据功能需要画出整个系统的结构框图。883．功能分解，构造数据子系统

逻辑功能划分后获得的数据子系统结构框图中的各个模块比较抽象，功能可能比较复杂，必须进一步对这些模块进行功能分解，直到可用合适的芯片或模块来实现具体的存储和处理功能。适当连接这些芯片、模块，就可构造出数据子系统的详细结构。必须注意，为了简化控制子系统的设计，数据子系统不仅结构简单、清晰，而且便于控制4．算法设计，实现控制子系统

根据导出的数据子系统结构，编制出数字系统的控制算法，得到数字系统的控制状态图，并采用同步时序逻辑电路设计的方法完成控制子系统的设计。

数字系统的控制算法反映了控制子系统对数据子系统的控制过程，它与系统所采用的数据子系统的结构密切相关。89

一般来讲，数据子系统通常为人们熟悉的各种功能电路，无论是采用现成模块还是自行设计，都有一些固定的方法可循，不用花费太多精力。相对来说，控制子系统的设计要复杂得多。因此，人们往往认为数字系统设计的主要任务就是设计一个好的控制子系统。

经过上述四个步骤后，数字系统设计在理论上已经完成。为了保证系统设计的正确性和可靠性，有条件的话，可以先采用电子设计自动化（EDA）软件对所设计的系统进行仿真，然后用具体器件搭设电路。

搭设电路时，一般按自底向上的顺序进行。这样做，不仅有利于单个电路的调试，而且有利于整个系统的联调。因此，严格地讲，数字系统设计的完整过程应该是“自顶向下设计，自底向上集成”。90

子系统的划分过程，实际上是把总体任务划分成若干个分任务的过程。这项工作完成的好坏可由下列原则进行初步衡量：（1）对所要解决的总体任务是否已全部清楚地描述出来。（2）是否有更清楚、更简单的描述可以概括所要解决的问题。（3）在考虑子系统划分时，各子系统所承担的分任务是否清楚、明确，是否有更简单、更明确的划分方式。（4）各子系统之间的相互关系是否明确，它们之间的相互关系是怎样的。（5）控制部分和被控部分是否清楚明确，它们之间的控制关系是怎样的。

子系统的划分是数字系统设计的开始，可称为数字系统的初步设计。在此阶段，务必要明确总体任务与各子系统之间的关系，寻找可以“解决问题”的集成电路。数字系统的上述设计过程主要是针对采用标准集成电路的系统而言的。9111.1.5数字集成电路简介1．集成电路的制造技术类型

数字电路实现的逻辑功能，都是以集成电路（IC）形式体现的，它们具有体积小、可靠性高、功耗低、集成度高等特点，在数字系统设计中得到了广泛应用。

按制造集成电路的工艺技术来说，目前广泛使用CMOS电路和TTL电路两种类型。CMOS已成为主导技术，并有可能取代TTL。两者相比，前者功耗小，集成度高，而后者速度快，但集成度不如CMOS。92（1）CMOS系列。

金属氧化物半导体晶体管作为开关元件的门电路叫作MOS电路。MOS电路有三种：使用P沟道管的PMOS电路；使用N沟道管的NMOS电路；同时使用P沟道管和N沟道管的CMOS电路，由于具有更好的性能，得到了广泛应用。

就直流电源而言，高速CMOS可分为+5V和+3.3V两类。采用3.3V电源是对5V电源的改进，是为了减少功耗的研究成果。由于功耗与直流电压伏特的平方成比例，从5V减为3.3V，可将电源功耗减少34%。93①采用5V直流电压的基本CMOS系列。有如下型号：74HC、74HCT、74AC、74ACT、74AHC、74AHCT。②采用3.3V直流电压的基本CMOS系列。有如下型号：74LV、74LVC、74ALVC。③CMOS和TTL技术相结合而成的BiCMOS系列。有如下型号：74BCT、74ABT、74LVT、74ALB，BiCMOS系列是最先进的系列。94（2）TTL系列。

TTL是晶体管-晶体管逻辑电路工艺制造技术的英文缩写，它自始至终都是十分流行的IC数字技术。最大的优点是它不像CMOS那样对静电放电非常敏感，因此在实验室和数字系统应用中更为实用，不必担心实际操作中的问题。

TTL系列的IC由5V直流电源供电，按产品发明的先后次序，有下列型号系列：74（标准TTL，不带字母）、74S、74AS、74LS、74ALS、74F（高速TTL）。

需要指出，无论是CMOS还是TTL74系列，都规定为商用IC产品标准，而54系列规定为军用IC产品标准。两者的区别在于可靠性和筛选测试的指标不同，所以54系列价格要贵。952．集成电路的封装类型

单片集成电路是指在一个体积小的硅芯片上开发的数字电路。组成这个电路芯片的元件有晶体管、二极管、电阻器、电容器等，可以组成逻辑门、寄存器等比较复杂的电路。

集成电路封装的形式取决于它们装配在印制电路板上的方式，通常分为两大类。一类是插孔装配，IC的引脚通过小孔插入印制电路板上，焊接到印制电路板另一侧的导线上。常见的插孔类型封装如图11.1.5所示的双列直插式（DIP）。图中显示了集成电路封装的剖面图，其中安放在内部的芯片与封装的外部引脚通过导线相连，从而与外部有输入到输出的连接。96图11.1.5双列直插式集成电路封装的剖面图97

另一类是平面装配，它是插孔装配技术的一种改进，印制电路板上不需要做小孔，而是把IC的引脚直接焊到印制电路板一侧的导线上，而印刷电路板的另一侧留做其他电路使用。因此，对同样引脚的电路，平面装配封装要比双列直插式封装的体积大大减小。图11.1.6所示为三种类型的平面封装集成电路外形，其中SOIC是小规模的IC，而PLCC，LCCC是较复杂的IC。可以看出，越复杂的电路需要越多的引脚。

所有的IC引脚数编号都有一个标准格式，无论是DIP、SOIC，还是PLCC、LCCC，引脚号1通常用缺口、一个小点或凹槽标示出来。用逆时针方向依次增加引脚的编号，以便引脚号与输入、输出的逻辑信号一一对应。98图11.1.6三种类型的平面封装集成电路外形993．集成电路的规模类型

集成电路的规模是指单个芯片上集成的门电路数目。按照电路复杂性的不同，通常分为以下五种类型。（1）小规模集成电路（SSI）：单个芯片上集成12个以下门电路，实现基本逻辑门的集成。（2）中规模集成电路（MSI）：单个芯片上集成12～99个门电路，实现功能部件级集成，如数据选择器、数据分配器、译码器、编码器、加法器、乘法器、比较器、寄存器、计数器等。（3）大规模集成电路（LSI）：单个芯片上集成100～9999个门电路，实现子系统集成。（4）超大规模集成电路（VLSI）：单个芯片上集成10000～99999个门电路，实现系统级集成。（5）巨大规模集成电路（XJLSI）：单个芯片上集成10万个以上门电路，实现大型存储器、大型微处理器等复杂系统的集成。1004．集成电路的使用特性（1）负载能力。

通常每个集成逻辑门上只有一个输出端，但它能与下一级的多个逻辑门的输入端相连接。一个逻辑门的输出端所能连接的下一级逻辑门输入端的节点个数，称为该逻辑门的扇出系数，也称为负载能力。一般TTL逻辑门的负载能力为8，功率逻辑门的负载能力可达25。CMOS逻辑门的扇出系数比TTL逻辑门的大，可达50。（2）延迟特性。

均传输延迟时间是反映门电路工作速度的一个重要参数。以与非门为例，在输入端加上一个正方波，则需要经过一定的时间间隔才能从输出端得到一个负方波。若定义输入波形前沿的50%到输出波形前沿的50%之间的时间间隔为前沿延迟。采用同样的方式，也可以定义后沿延迟。它们的平均值称为平均传输延迟时间，简称平均时延。101（3）功耗特性。

集成电路的功耗和集成度密切相关。功耗大的器件集成度不能很高，否则器件因无法散热而导致过热毁坏。（4）空引脚的处理。

为了保证TTL或CMOS电路工作的可靠性，未使用的输入端引脚应当连接到一个固定的逻辑电平（高或低）。对于与门/与非门，未使用的空引脚应连接到电源电压+Vcc；对于或门/或非门，未使用的空引脚应当连接地线。10211.2可编程逻辑器件简介

数字电路经历了分离元件→中小规模标准化集成电路→可编程逻辑器件（PLD）这样的发展历程。

其中，中小规模的标准逻辑器件（如74系列芯片）是一些构成数字电路和系统的基本功能模块。从理论上讲，用这些标准逻辑器件可以构成任何功能、任何规模的数字电路和系统。然而，由于这些器件的规模都不大，所以只适合实现一些相对简单的逻辑电路。当要构成的电路和系统比较复杂时，往往需要用很多芯片，以致最终制成的设备体积大、功耗高、可靠性差。另外，这些标准器件的功能通常都是固定的，如果要改变设备的功能，就必须重新设计硬件电路。103

专用集成电路（ApplicationSpecificIntegratedCircuit，ASIC）是专为某一特定功能或特定应用设计、生产的大规模或超大规模集成电路，ASIC具体可以分为模拟ASIC和数字ASIC。一个复杂的数字系统一般只要一片或几片ASIC即可实现，这样制成的系统体积小、功耗低、速度高、可靠性好。另外，ASIC很难被复制，可以保护设计成果不被盗用。

可编程逻辑器件（ProgrammableLogicDevice，PLD）又称为可编程ASIC，它是由集成电路制造厂家生产的一种半成品芯片。用户可以使用专用的开发工具先将其设计的电路转化成某个信息文件，然后通过专用的编程器或下载电缆将这些信息“编程”到芯片上，从而使芯片具有相应的逻辑功能。104

PLD是用户根据需要，自行设计芯片中特定逻辑电路的器件，可以随时修改或升级，它为多输入、多输出的组合逻辑或时序逻辑电路提供了一体化的解决方案，为开发研究带来了极大的灵活性和时间效益与经济效益，大规模可编程逻辑器件是现代数字设计的基础之一。本节主要介绍PLD的基本概念和目前流行的复杂可编程逻辑器件CPLD（ComplexPLD）、现场可编程门阵列（FieldProgrammableGateArray，FPGA）逻辑器件，简单介绍PLD的开发过程和编程技术。105

PLD最早出现于20世纪70年代，发展至今，在结构、工艺、集成度、速度、灵活性和编程技术等方面都有了很大的改进和提高。纵观其发展历程，大致可以分为以下几个阶段。11.2.1PLD的基本概念

20世纪70年代，熔丝编程的PROM（ProgrammableReadOnlyMemory）和可编程逻辑阵列（ProgrammableLogicArray，PLA）是最早出现的PLD。20世纪80年代中期，Xilinx公司提出了现场可编程的概念，同时生产出了世界上第一片FPGA器件。20世纪80年代末期，Lattice公司又提出了在系统可编程（In-SystemProgrammability，ISP）的概念，并推出了一系列具有在系统可编程能力的CPLD器件。此后，其他PLD厂家相继采用了ISP技术。106

进入20世纪90年代后，PLD的发展十分迅速，主要表现在规模越来越大、速度越来越高、电路资源更加丰富和电路结构越来越灵活。目前，一个复杂的数字系统甚至只用一片PLD就可实现，这就是所谓的单芯片系统（SystemOnChip，SOC）。

在PLD中，用于实现逻辑的基本单元主要有与或阵列和査找表（LookUpTable，LUT）两种结构类型。CPLD的基本结构通常采用与或阵列，FPGA则用査找表来实现基本逻辑。在PLD中，主要采用熔丝（Fuse）、电写入电擦除存储器（E2PROM）、闪存存储器（FlashMemory）和静态随机存储器（SRAM）编程器件等编程工艺。107

对于采用熔丝、E2PROM、FlashMemory类编程工艺的PLD，它们在编程后，编程数据就保持在器件上，即使在器件掉电后，编程数据也不会丢失，故将它们称为非易失性器件。而对于采用SRAM编程工艺的PLD，存储在SRAM中的编程数据在器件掉电后会丢失，在器件每次上电后都要重新对其配置编程数据。因此，将这类器件称为易失性器件。另外，由于熔丝编程器件只能编程一次，所以又将这类器件称为一次性编程器件，其他各类器件均可反复多次编程。

经过几十年的发展，目前市场上的PLD产品型号繁多，电路结构也不同。其中，比较有代表性的是Altera公司的CPLD器件和Xilinx公司的FPGA器件，它们占据大部分市场份额。10811.2可编程逻辑器件简介1．PLD结构组成原理

多数PLD由与或阵列及起缓冲驱动作用的输入、输出结构组成，由于其核心结构都排列成阵列形式（一般是与或阵列），所以又称为阵列逻辑。PLD的通用结构框图，如图11.2.1所示。图11.2.1PLD的通用结构框图

其中，每个数据输出都是输入的与或逻辑函数关系。与或阵列的输入线及输出线都排列成阵列方式，每个交叉点处都用逻辑器件或熔丝连接起来，采用器件的通断或熔丝的烧断、保留方式进行编程。10911.2可编程逻辑器件简介2．PLD的电路表示法

PLD的电路表示法是在芯片内部配置和逻辑图之间建立对应关系，并将逻辑图和真值表结合起来，形成一种紧凑又易于识读的表达形式。（1）连接方式。

PLD电路由与门阵列和或门阵列两种基本的门阵列组成，可编程阵列本质上是行、列导线组成的导电网格。在网格的交叉点上，通过熔断金属丝或E2PROM管等连接技术来编程实现逻辑“1”或逻辑“0”，并通过编程可以实现“与”“或”表达式的逻辑函数。

与阵列图11-8所示，可编程矩阵的输出连接到与门上。其中图11.2.2（a）表示未编程的与阵列，如果交叉点上通过熔丝来编程，当熔丝烧断时编程为逻辑0