数电考试资料

2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。3)以下类型门电路多余的输入端应如何处理：TTL与非门：接高电平或者悬空或者并联，CMOS与非门：接高电平或者并联。1.用卡诺图化简逻辑函数的根本步骤：〔1〕画出逻辑函数的卡诺图〔2〕合并逻辑函数的最小项〔3〕选择乘积项写出最简与或式。2.表示逻辑函数的方法：真值表，卡诺图，表达式，逻辑图，波形图，VHDL描述。组合逻辑电路的根本分析方法：〔1〕写出逻辑函数式〔2〕化简〔3〕列真值表〔4〕说明逻辑功能组合逻辑电路的特点：〔1〕由假设干根本门电路构成，没有记忆功能。〔2〕假设干输入信号和假设干输出信号。〔3〕每个输出信号仅由当前的输入信号决定。组合逻辑电路根本设计方法：〔1〕进行逻辑抽象a.设置变量b.状态赋值c.列真值表d.逻辑函数e.画逻辑图〔2〕进行化简〔3〕画逻辑图三态门：是在普通门的根底上，加上使能控制信号和控制电路构成的。TTL门电路〔速度快，功耗大，集成度低〕；CMOS门电路(速度慢，功耗小，集成度高)加法器：〔1〕半加器——不考虑低位的进位〔2〕全加器——考虑低位的进位〔优点：电路简单，连接方便；缺点：运算速度不高。〕全加：俩个同位的加数和来自低位的进位三者相加。译码器：实现译码操作的电路。编码器：实现编码操作的电路。〔编码具有随意性，也具有规律性〕数据选择器：在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路.现态：触发器接收输入信号之前的状态；次态：触发器接收输入信号之后的状态；10〕触发器三种触发方式分别为：电平触发，脉冲触发〔主从触发〕，边沿触发，其中边沿触发的触发器抗干扰能力最强。根本RS触发器的主要特点：优点〔1〕结构简单〔2〕具有置0和置1和保持功能，其特性方程为;存在问题；〔1〕电平直接控制，导致电路抗干扰能力下降。〔2〕R，S间有约束。限制了触发器的使用。同步RS触发器的特点：〔1〕时钟电平控制，其抗干扰能力比根本RS触发器强得多〔2〕R,S之间有约束；同步D触发器的特点：〔1〕时钟电平控制，无约束问题，〔2〕CP=1时跟随，下降沿到来时才锁存。边沿触发器的特点：〔1〕CP边沿触发。〔2〕抗干扰能力强〔3〕只具有置1和置0功能，在某些情况下使用起来不够方便。11〕在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。根本RS触发器的特性方程是〔〕；其约束条件是〔〕。JK触发器的特性方程是〔〕；D触发器的特性方程是〔〕；T触发器的特性方程是〔〕；T’触发器的特性方程是〔〕。二进制计数器：当输入计数脉冲到来时，按二进制数规律进行计数的电路。特点：电路结构简单，运算方便，但当二进制数的位数较多时，阅读非常困难。十进制计数器：当输入计数脉冲到来时，按十进制数规律进行计数的电路。存放器的传输方式：〔1〕并行输入〔2〕串行输出施密特触发器的作用：将变化缓慢的输入脉冲波形变换为符合要求的矩形脉冲。〔由于具有滞回特性，所以抗干扰能力也很强〕脉冲周期：周期性重复的脉冲序列中，俩个相邻脉冲时间间隔。脉冲幅度：脉冲电压的最大变化幅度。脉冲宽度：从脉冲前沿上升到0.5处开始，到脉冲后沿下降到0.5为止的一段时间。上升时间：脉冲前沿从上升到所需要时间。下降时间：脉冲前沿从下降到所需要时间。单稳态触发器的特点：〔1〕有一个稳定状态和一个暂稳状态〔2〕在外来触发脉