数字幅频均衡功率放大器

数字幅频均衡功率放大器——硬件电路设计摘要本文设计了一个基于FPGA的数字信号处理技术的幅频均衡功率放大器〔硬件电路〕。系统由前置放大器、低通滤波、带阻网络、AD转换、FPGA数字幅频均衡、DA转换及功率放大电路构成。前置放大是采用运放NE5532设计的同相比例放大电路，实现了500倍的电压放大，通频带为20hz-20khz，输出电阻为600欧；无源T型带阻滤波器的中心频率是10kHz，衰减为db；AD转换电路采用16位，转换速率250ksps的ADS8505芯片，在FPGA设计一个数字幅频参数均衡器,补偿前级带阻网络的频响特性，以到达幅频均衡的目的，通频带20hz-20KHz内的电压幅度波动在以内。数字幅频均衡后的信号通过DAC5687〔采样率500ksps〕转换，并在OCL低频功放电路驱动负载，OCL功率放大电路输出功率大于10W，转换效率大于50%。根本实现题目要求。关键字：数字幅频均衡；功率放大器；前置放大；带阻滤波器；ADC;DAC；.DigitalAmplitude-FrequencyBalancedPowerAmplifier——CircuitDesignThisthesisistodesignadigitalamplitude-frequencybalancedamplifierbydigitalsignalprocessingtechnologyonFPGA.

Thesystemisconsistsofpre-amplifier,lowpassfilter,band-stopnetwork,A/Dsampling,FPGAdigitalamplitudeandfrequencyequalizationcircuit,DAconversionandpoweramplificationcircuit.

PreamplifierisacircuitwhichAmplifierwiththephaseratioconsistsbyNE5532,voltageof500-foldmagnification,whenthepassbandattenuation-0.56dbas20hz-20khz,outputresistanceis600ohm.Thecenterfrequencyofpassiveband-stopfilteris10kHz,theattenuation-11.735db,aftersamplingtheoutputsignalthroughtheAD,intheFPGA,thedesignofadigitalamplitudeandfrequencyparametersoftheequalizertocompensatetheformerlevelfrequencyresponsecharacteristicsofband-stopnetworkstoachievetheobjectiveofbalancedamplitudeandfrequency-passband20hz-20KHzrangeofthevoltagefluctuationswithinthe1.5db.

DAsamplingthesignalbydigitalamplitude-frequencybalancedintotheOCLlow-frequencypoweramplifiercircuitanddrivingtheload.

TheOCLpoweramplifiercircuitoutputpowerof12.6W,conversionefficiencyof65%.

ThisamplifiercanbetterhandlethesignaltoachievepoweramplificationKeywords:digitalamplitude-frequencyequalization;PowerAmplifier;Preamplifier;Bandstopfilter;A/D;目录第一章绪论 51.1引言 51.2数字幅频均衡功率放大器的优点与应用 51.3本课题的研究任务和论文介绍 61.31设计的主要任务 61.32论文的主要内容 6第二章方案论证 72.1系统结构介绍 72.2前置放大电路的方案论证 72.3带阻网络电路的方案论证 72.4数字幅频均衡的方案论证 82.5功率放大电路的方案论证 8第三章各局部电路设计 103.1前置放大电路 103.11NE5532的介绍 103.12同相比例放大电路 113.13同相比例放大组成的前置放大电路 123.2带阻网络 133.21滤波器的介绍与分类 133.22无源带阻滤波器的设计原理 13带阻网络的设计过程 143.3数字幅频均衡处理 183.31A/D转换电路 183.32数字均衡的理论分析与设计 223.33D/A转换电路设计 243.4功率放大电路 253.41原理介绍 253.42OCL放大器的设计方法 28第四章电路调试与性能测试 34测试仪器与方法 34调试与测试数据 34测试结论 37第五章结语 385.1论文工作总结 385.2心得体会 38致谢 39参考文献 40附录1：英文翻译—原文 41附录2：英文翻译—译文 47第一章绪论1.1引言均衡是指对信道特性的均衡，即接收端的均衡器产生与信道特性相反的特性，用来减小或消除因信道的时变多径传播特性引起的码间干扰.在数字通信系统中插入一种可调滤波器可以校正和补偿系统特性，减少码间干扰的影响。这种起补偿作用的滤波器称为均衡器。均衡器从调整参数至形成收敛，整个过程是均衡器算法、结构和通信变化率的函数。

均衡技术可以分为两大类：线性和非线性均衡。这些种类是由自适应均衡器的输出接下来是如何控制均衡器来划分的。判决器决定了接收数字信号比特的值并应用门限电平来决定d(r)的值。如果d(r)没用在反应路径中调整均衡器，均衡器就是线性的。另一方面，如果d(r)反应回来调整均衡器，那么为非线性均衡。所谓数字均衡器，即数字滤波器，是指输入、输出均为数字信号，通过一定的预算关系改变输入信号所含的频率成分相比照例或滤除某些频率成分的器件。因此，数字滤波器的概念与模拟滤波器相同，只是信号形式和实现滤波方法不同。当用硬件实现一个数字滤波器时，所需要的元件是延时器、乘法器和加法器，当用软件实现一个数字滤波器是，它即是一段线性卷积程序。而模拟滤波器只能用硬件实现，其元件是R,L,C及运算放大器或开关电容。数字滤波器的可靠性和灵活性是模拟滤波器所不能比较的。而且模拟滤波器受环境因素影响较大，品质因素Q〔与带宽有关〕固定，要到达高精度的要求，就要增加本钱。而数字滤波器的带宽可以灵活地改变，无需对硬件进行修改，且受环境因素影响较小。数字滤波器一般有两个功能：〔1〕别离重合的信号。〔2〕恢复因为某些原因而变形的信号。本论文设计的原理就是采用了数字滤波器的第二个功能来实现经过带组网络后的信号幅频均衡。幅频均衡也就是说这个东西可以抑制振幅失真,改善幅频特性,提高信号复原的保真度。本论文的设计就是：一个信号通过前置放大，无源带阻滤波器滤波，再经过数字幅频，改善幅频特性，提高信号复原的保真度，最后再经OCL功率放大器进行功率放大。数字幅频均衡功率放大器的优点与应用数字幅频均衡功率放大是指信号经过数字幅频均衡处理后，以某频率信号的输出信号电压幅度为基准，在某一通频带范围内的信号电压幅度波动，再通过功率放大器放大。数字幅频均衡功率放大器能更好地对信号进行处理，信号保真度高，功率转换效率高，使产品具有更好的技术含量，提高产品的竞争力度。在近代电信设备和各类控制系统中，数字滤波器应用极为广泛，如语音处理、图像处理、通信、电视、雷达、声纳、生物医学信号处理、音乐等。除了以上领域，数字滤波器在军事上被大量应用于导航、制导、电子对抗、战场侦察；在电力系统中被应用于能源分布规划和自动检测；在环境保护中被应用于对空气污染和噪声干扰的自动监测，在经济领域中被应用于股票市场预测和经济效益分析，等等。1.3本课题的研究任务和论文介绍1.31设计的主要任务数字幅频均衡功率放大器是对传统功率放大器的开展，具有不失真，效率高等特性，是各种功放的较好的选择.本课题的主要任务是设计并制作一个数字幅频均衡功率放大器.该放大器包括前置放大电路，带阻网络电路，数字幅频均衡，与及低频功率放大电路。我的任务是做前置放大，带阻网络和低频功率放大器三个局部。前置放大电路的要求是小信号电压放大倍数大于400倍，-1db的通频带为20HZ—20KHZ，输出电阻为600.带阻网络是对前置放大电路输出的电压进行滤波，以10KHZ时输出信号V2电压幅度为基准，最大衰减大于10db数字幅频后，输出电压幅度波动在1.5db以内，功率放大器要求对经过数字幅频均衡处理的V3信号进行功率放大，输出功率要大于10w，输入正弦信号vi有效值为5mv，功放器接8的电阻，在-3db的通频带为20hz-20khz,功率放大电路的效率大于60%。1.32论文的主要内容 首先对电路的各局部进行方案比照，选好适宜的各个方案；方案选好后，对其具体分析：前置放大带电路的放大倍数计算，幅频特性等；带阻网络的设计过程，低通变高通再到带阻滤波器，以及各具体电路幅频特性，AD电路设计，OCL功率放大器的的具体设计过程。为了使设计根本到达设计要求，最后要对各个电路进行调试，调试完毕后要进行性能测试，并记录测试数据，对测试结果进行分析总结。.第二章方案论证系统结构介绍本文设计了一个数字幅频均衡功率放大器。该系统结构由前置放大电路、带阻网络、数字幅频均衡和低频功率放大电路组成，其组成框图如图2-1所示。图2-1：系统框图2.2前置放大电路的方案论证前置放大要求放大400倍以上，在此我设计为500倍，为此要挑选适当的芯片。方案一：采用三极管放大，也可以到达设计要求，但是采用三极管电路过于复杂，放大倍数计算也相比照较麻烦。方案二：选用NE5532，输出驱动能力600Ω，输入噪声电压5nV/√Hz，交流电压增益符合设计转换速率：9V/μs，电路设计比较简单，便于计算。芯片价格也相对廉价。信号输出信号输入采用信号输出信号输入采用NE5532二级放大采用NE5532一级放大图2-2：前置放大框图主要考虑的技术指标是带宽、电压增益、转换速率、噪声和电流消耗，芯片价格等作出比较后，最终选用NE3352做为前置放大电路的芯片。2.3带阻网络电路的方案论证方案一：采用有源带阻滤波器。低通和高通单独设计，并使输入并联和两个输出相加，再用反向放大器求和，并提供增益。有源滤波器：由无源元件(一般用R和C)和有源器件(如集成运算放大器〕组成。有源滤波器具有能量损耗低，负载效应不明显，多级相联时相互影响很小，滤波器的体积小、重量轻、不需要磁屏蔽(由于不使用电感元件〕；但通带范围受有源器件(如集成运算放大器〕的带宽限制，需要直流电源供电，可靠性不如无源滤波器高。方案二：采用无源带阻滤波器。先把归一化低通滤波器变成高通网络，再用同样的方法，把高通元件谐调在中心频率上。高通滤波器对直流的响应变换成带阻网络的中心频率响应。仅由无源元件(R、L和C)组成的滤波器，它是利用电容和电感元件的电抗随频率的变化而变化的原理构成的。具有电路比较简单，不要直流电源供电，损耗较低，可靠性高等优点。通过比照，根据设计要求，在此选用无源带阻滤波器制作带阻网络。数字幅频均衡的方案论证 方案一：采用ARM〔嵌入式系统〕实现数字均衡基于精简指令集〔RISC〕的32位ARM微控制器具有一定的数字信号处理能力，可以用来实现简单的数字均衡器，但当均衡器的功能及性能要求较高时，ARM就不能胜任了。方案二：采用基于DSP的数字信号处理系统数字信号处理器具有强大的数字信号处理功能，能够胜任较为复杂的音频信号的各种处理功能，速度快，功耗低。方案三：利用大规模可编程器件实现的算法是以逻辑运算完成的最大优越性在于“高速”，实现算法的系统延时非常小。考虑课题的要求在FPGA上实现，本文选择方案三，而且FPGA具有快速的数据处理能力，能保证系统的稳定。功率放大电路的方案论证方案一：甲类放大器甲类放大器，是指电流连续地流过所有输出器件的一种放大器。A类放大器在结构上，还有两类不同的工作方式。其中一类是将两个射极跟随器相联工作，其偏置电流要增加到在正常负载下有足够的电流流过，而不使任一器件截止。这一措施的最大优点是它不会突然地耗尽输出电流，如果负载阻抗低于标定值，放大器会短期出现截止现象，在失真上可能略有增加，但不致出现直感上的严重缺陷。另一类可称作为控制电流源型(VCIS)，它本质上是一个单独的射极跟随器，并带有一个有源发射极负载，以到达适宜的电流泄放。但甲类功率放大器的能量转换的效率太低，主要用于电压放大，在功率放大电路中较少应用。方案二：乙类放大器乙类放大器，是指器件导通时间为50％的一种工作类别。乙类放大器的偏置使推挽的晶体管在无驱动信号时，处于低电流状态，当加上驱动信号时，一对管子中的一只在半周期内电流上升，而另一只管子那么趋向截止，到另一半周期时，情况相反，由于两管轮流工作，必须采用推挽电路才能放大完整的信号波形。乙类放大器的优点在于效率较高，理论上可以到达78%。但输出波形严重失真。方案三：甲乙类放大器甲乙类放大器，实际上是甲类和乙类的结合，每个器件的导通时间在50—100％之间，依赖于偏置电流的大小和输出电平。甲乙类放大器的优点在于它比甲类提高了小信号输入时的效率，随着输出功率的增大，效率也增高，相对于乙类，也能保持更好的失真度。方案四：丙类放大器丙类放大器，是指器件导通时间小于50％的工作类别。这类放大器，一般用于射频放大。方案五：丁类放大器这类放大器，其特点是断续地转换器件的开通，可控制信号的占空比以使它的平均值能代表音频信号的瞬时电平，这种情况被称为脉宽调制(PWM)，其效率在理论上来说是很高的。但是，实际困难还是非常大的。根据设计要求，本设计中采用甲乙类改良的OCL功率放大器。根据以上的方案，总体设计是采用NE5532运放进行500倍的放大，在-1db的通频带为20hz-20khz，信号再传送到无源带阻滤波器，衰减大于10db，再通过AD采样等对20HZ～20KHZ信号进行幅频均衡，输出后进过OCL功率放大器进行功率放大。以下是总体设计框图:图3-1数字幅频均衡功率放大器总体电路框图第三章各局部电路设计3.1前置放大电路NE5532的介绍NE5532是一种双运放高性能低噪声运算放大器。相比较大多数标准运算放大器，如1458，它显示出更好的噪声性能，提高输出驱动能力和相当高的小信号和电源带宽。这使该器件特别适合应用在高品质和专业音响设备，仪器和控制电路和通道放大器。NE5532特点：•小信号带宽：10MHZ•输出驱动能力：600Ω，10V有效值•输入噪声电压：5nV/√Hz(典型值)•直流电压增益：50000•交流电压增益：2200-10KHZ•功率带宽：140KHZ•转换速率：9V/μs•大的电源电压范围：±3V-±20V•单位增益补偿NE5532引脚图：图3-3：NE5532的管脚图NE5532的极限参数：参数符号NE5532单位电源电压Vcc±22V差分输入电压Vdif±13V输入电压Vi提供电压V功耗，TA=25PD1100mW工作温度TOPR0~70℃3.12同相比例放大电路同相比例放大电路如图3-2所示，信号电压通过电阻加到运放的同相输入端，输出电压通过电阻和反应到运放的反相输入端，构成电压串联负反应放大电路。图3-2：同相比例放大电路利用虚短虚断，可得：3-13-2所以：3-3同理:3-4可得前置放大电路的放大倍数：3-5要满足电压放大倍数大于400倍的要求而使用运放两级放大，可得到：3-6同相比例放大组成的前置放大电路电路使用了运放NE5532。采用两级放大以提高前置放大电路的增益。电路如图3-4所示：Vo ViVo Vi图3-4：前置放大电路前一级电阻是500K的变阻器，可以调节电阻值的大小；第二级也是同向比例运算电路，放大倍数是21倍。电路使用电容耦合和滤波。在最后接了一个有源的低通滤波器和一个跟随放大器，低通滤波器的参数是：-1dB通频带为20Hz~20KHz。跟随器的作用是阻抗匹配和级间隔离。前置放大仿真图3.2带阻网络3.21滤波器的介绍与分类1.滤波器的功能滤波器的功能就是允许某一局部频率的信号顺利的通过，而另外一局部频率的信号那么受到较大的抑制，它实质上是一个选频电路。滤波器中，把信号能够通过的频率范围，称为通频带或通带；反之，信号受到很大衰减或完全被抑制的频率范围称为阻带；通带和阻带之间的分界频率称为截止频率；理想滤波器在通带内的电压增益为常数，在阻带内的电压增益为零；实际滤波器的通带和阻带之间存在一定频率范围的过渡带。2.滤波器的分类(1〕按所处理的信号分为模拟滤波器和数字滤波器两种。(2〕按所通过信号的频段分为低通、高通、带通和带阻滤波器四种。低通滤波器：允许信号中的低频或直流分量通过，抑制高频分量或干扰和噪声。高通滤波器：允许信号中的高频分量通过，抑制低频或直流分量。带通滤波器：允许一定频段的信号通过，抑制低于或高于该频段的信号、干扰和噪声。带阻滤波器：抑制一定频段内的信号，允许该频段以外的信号通过。无源带阻滤波器的设计原理带通滤波器可用如下方法得到：首先设计一个截止频率等于要求的带宽(20HZ-20KHZ)的低通滤波器,然后把每个元件谐调到需要的中心频率上。低通滤波器对直流的响应相当于带通滤波器对中心频率的响应。带阻滤波器的设计是：首先吧归一化低通滤波器变化成高通网络，其截止频率等于要求的带宽，并且有需要的阻抗。而然后用带通滤波器同样的方法，把每个高通元件谐调在中心频率上。这相当于用一个新的变量代替高通传递函数中的频率变量。新的变量由下式给出3-7结果，高通滤波器对直流的响应变换成带阻网络对中心频率的响应。带阻滤波器的带宽响应效果等于高通滤波器的频率响应。当然，负频率仅有严格的理论意义，所以，只有相当于正频率的响应波形是可用的。和带通滤波器一样，响应曲线具有几何对称性。设计步骤可以归纳如下：1.使带阻滤波器技术指标归一化，并选择归一化低通滤波器，此滤波器要提供所需要的衰减，使陡度系数不超过求出的数值。2.把归一化低通滤波器变换为归一化高通滤波器。然后，把高通滤波器标定到截止频率〔他等于要求的带宽〕和规定的阻抗值。个电容，每个电容并联一个电感。这样，使每个并联支路可调谐在中心频率上从而完成了设计工作。这种变换的电路支路归纳在下表中。表3-1：高通到带阻的变换高通支路带阻结构电路元件值ⅠL=ⅡC=ⅢⅣ 3带阻网络的设计过程1.归一化低通滤波器电路图3-5中心频率在10khz，最大衰减大于10db，根据《电子滤波器设计手册》[阿瑟.B.威廉斯]中的12-13表,可设计电路图3-5:归一化低通滤波器

图3-6：低通滤波器的频率响应曲线2.用电容代替电感，电感代替电容，而新的元件值为愿元件值的倒数。变换后的结构电路图3-7图3-7：变换后的归一化高通滤波器图3-8：高通滤波器的频率响应电容被Z*FSF除，电感被Z/FSF乘，Z为输出电阻值600，FSF〔频率标度系数〕为。频率和阻抗标度后的高通滤波器3-9图3-9：频率和阻抗标度后的高通滤波器图3-10：频率和阻抗标度后的高通滤波器的频率响应曲线3.为了使高通变成带阻，用并联电感使每个电容与电感谐振，而用串联电容，使每个电感与电容谐振。对于串联，调频电感由下式给出：3-8并联电感谐振电容由下式决定：3-9最后滤波器如下电路图3-11所示。图3-11：变换后的带阻滤波器图3-12：带阻滤波器的频率响应曲线中心频率=10khz，衰减db.频率的衰减和电感的Q值有关，而最小Q值要求增大一个因数后等于带阻滤波器的Q值。3-10上式中〔低通〕值可由图3-12得出1db波动，n=3,的切比雪夫滤波器要求的最小理论Q值为4.5。串联谐振回路的品质因素Q=,并联谐振回路的品质因素。而=，=10000hz为中心频率。=。由测试得衰减为3db处〔9.54khz,10.56khz〕，所以=1020hz。所以3-11所以：(带阻)=〔低通〕10=453-123.3数字幅频均衡处理3.31A/D转换电路在AD采样前，需要对信号进行处理。电路如下列图所示：AD的输入电路接运放NE5532，它的作用是隔离和及偏置，把交流的电平变换为直流电平然后供给AD采样。采集信号的频率范围为20Hz～20kHz，为防止频谱混叠，采样速率应大于奈奎斯特频率。假设采样速率太低，一个周期内采集点数太少，波形输出时会存在较大失真；假设采样速率太高，相同条件下所需滤波器的阶数更高，增加了滤波器的空间和时间复杂度。为了减小量化噪声对系统的影响，应选择位数高、精度高的ADC。选取高精度16位并行A/D转换器ADS85058505的介绍ADS8505是一个完整的16位采样模数转换器，它采用最先进的CMOS结构。它包含一个完整的16位、电容式的、特区的A/D与S/H、参考、时钟、微处理器使用的接口和3态输出驱动器。ADS8505在整个温度范围内采样率都是被指定在250千赫兹。精密电阻器提供一个行业标准的±10V输入范围，而创新的设计采用单个+5V电源提供的在100毫瓦内的功耗，。ADS8505提供28引脚SOIC和28引脚SSOP封装，都完全指定在工业﹣40℃至85℃图3-14:ADS85050的引脚图对上面的ADS8505引脚图的各个引脚的功能进行说明如表1，可以方便进一步了解ADS8505芯片的内部构造，进而用ADS8505芯片进行A/D采样电路设计就简单了。表3-2ADS8505芯片的引脚功能说明引脚数字I/O说明名称引脚号AGND12模拟地，在内部使用的接地参考点AGND25模拟地26O在一个转换开始，变低并保持到转换完成和数字输出已被更新BYTE23I选择8个有效位〔低〕或8个最低有效位〔高〕CAP4参考缓冲电容器，2.2mF电容接地25I与内部或运算,如果为低，对的下降沿启动一个新的转换DGND14数字地表3-1ADS8505芯片的引脚功能说明D15(MSB)6O数据位15，转换结果最高位〔MSB〕，当为高时或当为低时处于高阻抗状态D147O数据位14，当为高时或当为低时处于高阻抗状态D138O数据位13，当为高时或当为低时处于高阻抗状态D129O数据位12，当为高时或当为低时处于高阻抗状态D1110O数据位11，当为高时或当为低时处于高阻抗状态D1011O数据位10，当为高时或当为低时处于高阻抗状态D912O数据位19，当为高时或当为低时处于高阻抗状态D813O数据位8，当为高时或当为低时处于高阻抗状态D715O数据位7，当为高时或当为低时处于高阻抗状态D616O数据位6，当为高时或当为低时处于高阻抗状态D517O数据位5，当为高时或当为低时处于高阻抗状态D418O数据位4，当为高时或当为低时处于高阻抗状态D319O数据位3，当为高时或当为低时处于高阻抗状态D220O数据位2，当为高时或当为低时处于高阻抗状态D121O数据位1，当为高时或当为低时处于高阻抗状态D0(LSB)22O数据位0，转换结果最低位〔LSB〕，当为高时或当为低时处于高阻抗状态24I当为低和为高时，为下降沿时就会启动一个新的转换；当为低，为上升沿时数据平行输出REF3参考输入/输出，2.2mF钽电容到地VANA27模拟电源输入，实际为+5V；0.1VANAF瓷电容和10F钽电容解耦到地面VDIG28数字电源输入，实际为+5V；直接连接到引脚27，必须VANAVIN1模拟输入图3-15：AD转换的根本电路图3-16：时序图ADS8505是转换过程中同时读取上次转换的数据。为片选信号，低有效，恒为低说明ADS8505芯片一直可以工作；为AD转换和数据输出控制信号，为高电平时读取数据，为低电平时进行转换；为ADC转换信号，可用上升沿锁存数据，转换结束后变为高电平。所以我们可以用状态机来描述采样控制过程，整个过程分为三个状态，。St0为初始状态，为高电平，进入读取数据状态，进入下一个状态St1，为低电平进入转换过程，当过了tpd时间后，变为低电平，开始锁存信号，在转换时间tw1这段期间数据还处于高阻状态，当经过tw1后进入St2，变为高电平，开始读取数据，但是此时读取的数据时上次转换的数据。直到转换完成后变为高电平，又开始进入初始状态。状态图如图7所示。数字均衡的理论分析与设计1.数字滤波器原理数字滤波器的功能是把输入序列通过一定的运算，变换成输出序列。数字滤波器一般可用两种方法实现：一种是根据描述数字滤波器的数学模型或信号流程图，用数字硬件构成专用的数字信号处理机；另一种是编写滤波运算程序，在计算机上运行。数字滤波器可以用差分方程、单位取样响应以及系统函数等表示。对于研究系统的实现方法，即它的运算结构来说，用框图表示最为直接。数字滤波器用线性差分方程表示为：3-13其对应的系统函数为：3-14由式3-13可看出，实现数字滤波器需要3种根本运算单元，即加法器、单位延迟器和常数乘法器。这些单元有方框法和流程图法两种表示法，因此，数字滤波器的运算结构也有两种表示法。通常在实际中很少采用上述两种结构实现高阶系统，而是把高阶变成一系列不同组合的低阶系统(一、二阶)来实现。图3-16直接Ⅰ型图3-17直接Ⅱ型如果将N阶IIR系统函数分解成二阶因式连乘积，那么可得到级联结构，即3-15这样，整个系统将又M个二阶系统级联构成，所以其系统函数H(z)可被看成全部由实系数二阶因子连乘构成，即3-16其中称为滤波器的二阶根本节。如果每个二阶根本节都采用直接Ⅱ型结构来实现，整个滤波器的级联结构如3-18所示图3-18级联型结构此结构具有系统实现简单，极点位置可单独调整，运算速度快等优点。如果将系统函数H〔z〕化成局部分式之和就可得到IIR数字滤波器的并联型结构，如图3-19所示图3-19：并联型结构3.IIR带通滤波器系数的计算原理对于相同的设计指标，FIR滤波器所要求的阶数比IIR滤波器高5-10倍，本钱较高，而且信号的延迟也较大。IIR滤波器所要求的阶数不仅比FIR滤波器低，而且可以利用模拟滤波器的设计成果，设计工作量相对较小，采用FPGA实现的IIR滤波器同样具有多种优越性。数字均衡模块设计一般都是采用二阶IIR滤波器作为其原型。二阶IIR滤波器的直接I型结构如上图3-16所示。对应的系统函数为公式3-173-17以下是shelving滤波器传递函数：〔1〕3-18其中A(z)为2阶全通滤波器〔2〕3-19〔3〕当滤波器在某个频段处放大，3-20〔4〕当滤波器在某个频段处衰减，3-21〔5〕其他变量：3-223-23其中为放大倍数，为中心频率，为带宽，为采样频率。通过式3-17和式3-18、式3-19相比照，得到数字滤波器所需的系数结果：;；；；；；其中变量和d可由3-23求得。3.33D/A转换电路设计由于通频带内输出波形的电压幅度波动在±1.5dB以内，应选择位数高、精度高的DAC。DAC7744是一种16位、四路电压输出数字模拟转换器〔DAC〕。是在指定温度范围内保证16位单调性能转换器。它接受16位并行输入数据，具有双重缓冲DAC输入逻辑〔允许同时更新所有DAC〕，并提供了一个内部输入存放器回读模式。可编程异步重置去除所有存放器到中规模代码Ĥ或零规模0000Ĥ。DAC7744运作，可单极性〔+15V〕电源运行，或+15V，-15V的双极性电源运行。此外，DAC7744的特色是低功耗：200mW。DAC7744适用于自动测试设备，数模转换器，程序员，数据采集系统，闭环伺服控制小规模。DAC7744是提供48引脚SSOP封装，工作温度范围在-40℃至+85°C之间。。对于参照，参考输入表现出不同的负载。如果参考可以降低或者提供需要的电流，参考缓冲区就不在需要了。DAC7744有参考驱动和意识连接的特征，例如由于改变参考电流和电路阻抗所引起内部错误可以最小化。图 是DAC7744的双电源控制的D/A转换电路图。由于采样频率为100kHz，对于频率为20kHz的信号一个周期只能采集5个点，为保证输出波形不失真，后级需接平滑滤波器。鉴于开关电容滤波器具有陡峭的衰减特性，选用8阶低通椭圆滤波器MAX297，设定截止频率为20.6kHz，能较好地滤除高频噪声。MAX297具有8引脚DIP和16引脚SO封装宽，在+5V单电源或双±5V供电时工作，具有不受约束的运算放大器的抗混淆或时钟噪声滤波功能，它的时钟角频率为1HZ~50HZ时钟，可调转角频率范围为：0.1Hz~50Hz，无需外部电阻或电容,一般用于DAC后置滤波，为数据进行采集系统，具有语音/数据信号滤波作用。功率放大电路功率放大电路是一种以输出较大功率为目的的放大电路。它一般直接驱动负载，带载能力要强。功率放大电路的性能指标主要有：最大输出功率、效率等本设计中，经比较，我采用OCL功率放大。3.41原理介绍选择OCL电路的原因是这类电路由双电源供电，输出端不接大电容。如果选择OTL电路，由于此类电路由单电源提供，所以输出端必须接一电容为PNP的晶体管供电，即此电容兼具供电和输出耦合的功能。当最低频率为50HZ时，对于50HZ的低频响应，要求输出的耦合电容足够大，这样电容就太大了，所以，在满足双电源的情况下，选择OCL电路更适宜。由于设计要求功率放大器的效率大于60%，且保证输出信号不失真，所以选择甲乙类的电路形式。〔1〕甲类工作状态静态工作点位于直流负载线中点的放大器称为甲类放大器。甲类功放输出级中两个〔或两组〕晶体管永远处于导电状态，并使这两个电流等于交流电的峰值，这时交流在最大讯号情况下流入负载。当无讯号时，两个晶体管各流通等量的电流，因此在输出中心点上没有不平衡的电流或电压，故无电流输入扬声器。当讯号趋向正极，线路上方的输出晶体管容许流入较多的电流，下方的输出晶体管那么相对减少电流，由于电流开始不平衡，于是流入扬声器而且推动扬声器发声。甲类功放的工作方式具有最正确的线性，每个输出晶体管均放大讯号全波，完全不存在交越失真〔SwitchingDistortion〕，即使不施用负反应，它的开环路失真仍十分低，因此被称为是声音最理想的放大线路设计。设静态工作点的值为和,因此电路消耗功率为3-24而在理想情况下的输出功率的最大值为：3-25根据效率的定义式：3-26由此可以算出甲类功率放大器的最高效率为50%，所以甲类功放放最大的缺点是效率低，因为无讯号时仍有满电流流入，电能全部转为高热量。当讯号电平增加时，有些功率可进入负载，但许多仍转变为热量。〔2〕乙类工作状态乙类功放〔B类功放〕放大的工作方式是当无讯号输入时，输出晶体管不导电，所以不消耗功率。当有讯号时，每对输出管各放大一半波形，彼此一开一关轮流工作完成一个全波放大，在两个输出晶体管轮换工作时便发生交越失真，因此形成非线性。纯B类功放较少，因为在讯号非常低时失真十分严重，所以交越失真令声音变得粗糙。乙类放大器的的特点是功率放大器只在信号的半个周期内处于导通状态，电路的静态工作点的电路等于0。工作在乙类状态下的放大电路，虽然管子功耗低，效率高，但输入信号的半个波形被削掉了，产生了严重的失真现象。解决方法是在乙类状态下的放大器分别放大输入的正负半周期信号，同时采取措施使放大后的正负半周期信号能加到负载上，是负载上获得完整的波形。这种工作方式的电路成为乙类互补对称电路或者称为推挽功率放大电路。假设忽略功率放大器的饱和压降，在理想的情况下，乙类放大器输出信号的最大值为：3-27因为乙类放大器只在信号的半个周期内有功率输出，所以，电源消耗的功率为电源带电压和半波电流平均值的乘积，即：3-28所以在理想情况下，乙类放大器的转换效率为：3-29由此可知，乙类放大器的优点是效率高，缺点是会产生交越失真。〔3〕甲乙类工作状态甲乙类放大器，实际上是甲类和乙类的结合，每个器件的导通时间在50—100％之间，依赖于偏置电流的大小和输出电平。该类放大器的偏置按B类乙类设计，然后增加偏置电流，使放大器进入甲乙类。甲乙类工作状态通常是两只晶体管配合进行，在没有信号的时候，两只晶体管都是导通的，但其中的电流很小，当有信号输入时，晶体管中的电流才会变大．由于信号的作用使其中的一只晶体管截止的时候，另一只晶体管那么一定是导通的，两只管子始终是轮流截止和导通，并且其中流过的电流几乎是全部送入扬声器，因此，甲乙类功放产生的热量较小，并且效率高了很多，在70％以上。甲乙类放大器在输出低于某一电平时，两个输出器件皆导通，其状态工作于甲类；当电平增高时，两个器件将完全截止，而另一个器件将供给更多的电流。这样在甲乙类状态开始时，失真将会突然上升，其线性劣于甲类或乙类。它的正当使用在于它对甲类的补充，且当面向低负载阻抗时可继续较好地工作。下列图是最简单的甲乙类功率放大器电路图图3-16：最简单的甲乙类功率放大器在上图中，,构成的偏置电路；，为稳定电阻。输入信号由前置放大器提供。最简单的甲乙类功率放大器仿真有一定失真，当输出功率较大时，前置级甲类放大器必须提供很大的鼓励功率，会引起管耗剧增，从而降低整体效率。，在以上根底上，把电路作修改，得到图3-16电路。3.42OCL放大器的设计方法OCL放大器主要分成功率输出级，推动级和输入三个局部。电路图如3-16图3-17：OCL功率放大电路〔1〕电源电压的计算为了保证电路的平安可靠，通常使电路最大输出功率比额定输出功率要大些，一般取=〔1.5~2〕。要求>10W，所以取=16W。最大输出电压应该根据来计算，即。考虑三极管饱和压降等因素，放大器总是小于电源电压。令为电源电压的利用率，一般为0.6~0.8,因此，,那么=20V,故可选定电源电压为20v.〔2〕输出功率管的选择在OCL功率放大电路中，对晶体管的选择有一定的要求：首先，NPN,PNP的特性应对称；其次，还应考虑晶体管所承受的最大管压降，集电极最大电流和最大功耗。最大管压降。由OCL电路的工作原理可知，两只晶体管中处于截止状态的三极管将承受较大的管压降。设输入电压为正半周，导通，截止，当输入电压从0增加到峰值时，和管的发射结电位从0增加到,因此，管的管压降将从增加到最大值：3-30用同样的方法可以得到管的最大管压降与管的相同。所以，考虑一定余量，三极管承受的最大管压降为：3-31B.集电极最大电流。由于电路最大输出功率的分析可知，晶体管的发射极电流等于负载电流，，负载上的最大压降为：，故集电极电流的最大值为：3-32考虑一定的余量，集电极最大电流值为：3-33，此时最大功耗为：3-34将上式〔3-3〕代入式〔3-9〕，可得：3-35再加上电路的静态损耗，那么集电极最大功耗约为：3-36其中，为静态电流，那么表示静态损耗。综上所述，对于电路图中的OCL电路在选择晶体管时，应使晶体管的参数大于以上指标。管射级电阻，一般取。当取时，那么：3-37

根据以上分析， 可选用BD135, 它的最大管压降为45V,集电极电流为3A，集电极最大功耗为12.5W，并测得=120。〔3〕互补管的选择，计算由于分别与复合，其承受的最大反相电压均为,最大集电极电流比的最大集电极电流小倍〔〕。考虑到的静态电流及引起损耗和饱和压降的影响的极限参数应满足条件：3-38考虑最坏情况，应保证：3-39可分别选用BF240和BF450。测得。因为的输入电阻分别为大功率管一般为10；根据让射级电流大局部注入基极的原那么，那么。选电阻〔功率大于1w〕，那么所以，。因为分别为NPN和PNP管，电路接法不一样，所以，两管输入阻抗不相等，会使加在两管基极的输入信号不对称，为此，需要加均衡电阻以尽量保证复合管输入电阻相等。要求。〔4〕偏置电路计算因为，设=0.7V，所以.又因为，所以，=3,。为了保证基极电压稳定，取,假设忽略分流作用，那么为了调节偏置电压后的数值，可以改用一定固定电阻与可调电阻关联，使其并联值等于。因为最大电流和耐压要求不高，可选BF240型三级管。〔5〕推动级的设计步骤A.确实定。推动级为一甲类小信号放大器，为保证信号不失真，要求，因为一般，所以取。因为,,(取为4k),,〔取的电阻，的电位器〕。.因为偏置电路输出电阻很小，的直流负载主要是。又因为,所以.从交流通道来看，实际与是并联的，其值太小会耗损信号输出功率，太大那么使减小。为该电路的有效负载，太小会使推动级的效益下降。一般取,确定后那么可以确定。取。确实定。自取电容的取值依据是：在时，,一般取。D.的选择要求满足3-40即。选择BF450可满足要求。〔6〕输入级电路的设计步骤A.差分管工作电流确实定。输入级为一差分放大器，差分管集电极的电流假设太大，会增加差分管损耗，并使失调电压和漂移增大；假设太小又会降低电路的开环增益。一般选取,的宜高些，参数应尽量一致。最后选择B.和管的选择。的选择需要满足=24V,。反向电流越小越好。最后可以选择BF799,亦可选用此类型管。C.的计算。。假设为470电阻，可用1k可调电位器。调解时，应使由小到大变化。为了防止在调节时，电流过大而烧毁晶体管，可以在射级串联一电阻,此时推动级稳定性提高了，但增益会有所下降。接入后，计算。为了使恒流源的工作点的稳定，应使流过的电流,而,一般取,那么,其中(取470)〔7〕反应支路计算差分电路引入电压串联负反应，使其输入电阻提高。因此，基极电阻对该输入电阻影响很大。一般取=(15~47k)电路中取47k。另外，要是电路对称，要求。因为闭环增益,取大约20倍，那么。反应电容应保证在时，其容抗故一般取〔电路中取47uF〕。耦合电容一般取〔电路中取10uF〕。最后总体测试，仿真，不失真，输出功率为12.6W。仿真图如下：第四章电路调试与性能测试仪器与方法主要测试仪器有：TDS1002示波器、EE1412(DDS)信号发生器、SP3060型数字合成扫频仪、数字万用表、交流毫伏表等。测试的方法主要有：〔1〕用交流毫伏表和信号发生器测量前置放大电路的放大倍数，将输出电平的有效值从1mv增大到最大的10mv，观察示波器波形有无失真，并且记录交流毫伏表有效值。〔2〕用扫频仪测量带阻网络，调节扫频的范围来确定扫频电路的参数。记下测量的带阻网络的中心频率、上限截止频率、下限截止频率、最大的衰减等参数。〔3〕用万用表测量功率放大电路的功率放大电路输出功率与其直流电源供给功率，并算出其功率之比。调试与测试数据〔1〕前置放大器测试数据用扫频仪测试前置放大器，观察到幅频响应曲线很平直。用示波器、信号发生器和毫伏表等仪器，采用静态法选取频率点测试，数据结果如表4-1所示。表4-1前置放大器的放大倍数实输入信号频率〔Hz〕输入电压有效值〔mv〕输出电压有效值〔V〕放大倍数2042489.2502.069497.91005750099498.610005.002499.350006.061499104499.3150009.128499.42000010.041499.5图4-1：仿真波形由仿真图可知电路可行。图4-2：输出幅频特性由实验测得通频带20hz-20khz范围内，最大衰减为-0.56db，符合设计要求。输出电阻通过调节变阻器使其等于600欧，即符合设计要求〔2〕带阻网络测试数据先用multisim仿真带阻网络，再用扫频仪实测带阻网络，找出中心频率。仿真图如下列图4-1所示图4-3：带阻网络仿真图再用示波器、信号发生器和毫伏表等仪器，采用静态法测试带阻网络，数据结果如表4-2。以10KHz输出信号为基准的最大衰减大于10dB。表2带阻网络的特性实测频率〔hz〕增益〔db〕频率〔hz〕增益〔db〕20010000100010500500011000100011500500012000550012500650013000700018000080001900009500200000〔3〕数字幅频均衡电路使用扫频仪测量，在20HZ-20KHZ波动相对于10KHZ在dB以内。〔4〕功放电路测试数据功放接8欧负载，以10Khz的输入信号测试，同时用示波器监测负载电压的波形，波形图如图4-4：图4-4：OCL功率放大器波形图在波形不失真的情况下测出峰-峰值电压为V。计算出最大不失真功率Pv=1W，转换效率η=65%。测试结论前置放大电路:电压放大倍数500倍，通频带为20hz-20khz：-0.56db，输出电阻600欧，带阻网络的中心为10kHz，最大衰减为-11.734db。数字幅频均衡电路输入电阻：600欧，功率放大电路输出功率12.6W>10W,功率放大电路的转换效率为65%。整体都符合设计要求。第五章结语5.1论文工作总结本次毕业设计自三月初开始至今已经14周的时间，在这段时间里围绕设计课题，我主要做了以下工作：对对数字幅频均衡放大器的前置电路设计，对小信号电压进行500倍的放大，在制作带阻滤波器，对信号进行滤波，信号在经过合作同学的设计局部——数字幅频后，再通过OCL功率放大电路进行功率放大，完成整个设计。通过这次设计，是我对模拟电路，特别是滤波器有了一个新的认识，例如Q值的大小对滤波器衰减的影响；LC的谐振问题，带阻滤波器的设计过程，信号的滤波效果不好，功率放大器的功率转换要求达不到指标等，通过杨老师的悉心指导，最后都一一解决。通过这次设计，使我对模拟电路知识，multisim软件的应用都有很大的提高，同时也使我认识到自己的缺乏，同时也为自己敲响了警钟，告诉自己，以后在工作当中也要多多学习，充实自己.5.2心得体会本次设计主要涉及模拟电路，高频电子线路，multisim等知识，做此次设计感慨颇多，以下是我的一点点心得体会.要有全局观。拿到设计不要盲目去做，先理清所做的题目有哪几大块，一个一个去做，然后去找相关的资料。这样能够事半功倍。要选取一个好的方案。一个好的方案能为你省去很多麻烦。我在做设计的过程中，因为选取了无源的带阻滤波器，因为没有适宜的电感，需要自己制作，没有有源的方便。因此在选取方案的时候应慎重。做事要细心。在接实物电路的时候，由于器件比较多，很容易弄错，假设有一个弄错可能会花上几天的时间才能找出原因。做事要坚持。在设计电路过程中，一般要做几次甚至更多才能做好，所以我们不能因为一次没有做好就不想做或者不做，要做到持之以恒。要多交流。我们要多请教老师，多和同学交流。往往一个问题，当你想好久以后也得不到解决，在和同学交流过程中，往往茅塞顿开。致谢在毕业设计和论文即将完成之时，也是我们即将离校之际，每个同学都有离别的惆怅，但更有的是我们对学校，对老师，对同学的感情与感谢。首先，感谢高等学校教育部门制定了本科生毕业论文(设计)的重要实践教学环节。毕业论文(设计)是学生毕业前全面素质教育的重要实践训练，其目的是为了培养学生科学的思维方式和正确的设计思想，综合运用所学理论、知识和技能分析和解决实际问题的能力。通过本次毕业设计，我觉得自己无论在理论知识方面还是在综合实践能力方面都得到了很大的提高。其次衷心感谢指导老师杨云老师。感谢他这个学期对我的学业的指导和关心。在进行毕业设计的这个学期，杨老师从专业知识到做人做事的方式都对我给予了极大的指导。从论文的选题到最后的审阅定稿，都倾注了杨老师大量的心血。杨老师严以律己、宽以待人、严谨治学的作风，都使我受益匪浅。另外也要感谢高老师，感谢李炳哲，魏小龙，李超，熊文静等同学，是他们让我在毕业设计时，给我了莫大的支持和帮助。离校后，我将努力工作，在事业上去的一番成绩，我想这是我对学校，对老师对同学最好的回报。谢谢！参考文献【1】〔美〕阿瑟.B.威廉斯〔著〕，喻春轩〔译〕电子滤波器设计手册电子工业出版社1986年2月周润景郝晓霞Multisim&Labview虚拟仪器设计技术北京航空航天大学出版社2008年8月〔日〕森荣二〔著〕薛培鼎〔译〕LC滤波器设计与制作科学出版社2007年1月康华光电子技术根底模拟局部高等教育出版社2004年4月张肃文高频电子线路高等教育出版社2006年5月【5】VinayK.IngleJohnG.Proakis数字信号处理科学出版社2006年【6】陈亮杨吉斌，张雄伟信号处理算法的DSP实现电子工业出版社2007【7】马场清太郎运算放大器应用电路设计科学出版社2006年【8】黄智伟.《全国大学生电子设计竞赛系统设计》.北京航空航天大学出版社.2006年；【9】邹彦.《DSP原理及应用》.电子工业出版社【10】曾宝国;曾妍.《D类功率放大器的原理及应用》.四川信息职业技术学院【11】符晓玲;姜波.《基于DSP的数字音频功率放大器的设计》.新疆大学电气工程学院【12】程佩青 数字信号处理教程 清华出版社 2004年【13】阿瑟·B威廉斯 电子滤波器设计手册 电子工业出版社 1986年 【14】蔡锦福 运算放大器原理与应用 科学出版社 2006年【15】吕振肃，熊景松一种改良步长LMS自适应算法.信号处理，2008年【16】叶永生，余容桂，一种新的自适应最小均方算法及其应用研究[J]电测与仪表2008【17】张会生闫学斌，秦勇，等,LMS算法自适应滤波器的FPGA实现[J]通信技术【18】田社平等．基于数字陷波滤波的正弦波测量方法．计量技术，2002〔9〕【19】AryeNehorai.AMinimalParameterAdaptiveNotchFilterwithConstrainedPolesandZeros.IEEETrans.onASSP,1985,33(4)【20】SHIREENW,TAOLI.ADSP-baseedactivepowerfilterforlowvoltagedistributionsystems[J].ElectricPowerSystemsResearch,2008【22】L.LjungandT.Soderstrom,TheoryandPracticeofRecursiveIdentification,TheMITPress,1983【23】SanjitK.Mitra.DigitalprocessingAcomputer-BasedAppeoach.NewYork:McGraw-Hill,2001附录1：英文翻译—原文HighEfficiencyEnvelopeTrackingLDMOSPowerAmplifierforW-CDMAP.Draxler,S.Lanfranco,D.Kimball,C.Hsia,J.Jeong,J.vandeSluis,andP.M.AsbeckAbstract-AhighperformanceW-CDMAbasestationpoweramplifierispresented,whichusesanenvelopetrackingbiassystemalongwithanadvanced0.4umgatelengthLDMOStransistor,toachievehighefficiency.Highlinearityisalsoachievedbyemployingdigitalpredistortion.ForatargetWCDMAenvelopewithapeak-to-averagepowerratioof7.6dB,themeasuredoverallpower-addedefficiency(PAE)isashighas40.4%.Withinthissystem,theRFpoweramplifierhasanaverageDrainEfficiencyofapproximately64%,andtheenvelopeamplifierhasabout60%efficiency.AfterthememorylessdigitalpredistortionthenormalizedpowerRMSerroris3.3%,atanaverageoutputpowerof27Wandgainof14.9dB.AftermemorymitigationthenormalizedpowerRMSerrordropstobelow1.0%.TheefriciencyranksamongthehighestreportedforasinglestageLDMOSW-CDMAbasestationamplifier.IndexTerms-Basestationpoweramplifier,digitalpredistortion,efficiency,envelopetracking,LDMOS,W-CDMA.I.INTRODUCTIONAnimportantobjectiveforbasestationpoweramplifiersistoachievehighefficiency.Byprovidingpowermoreefficientlyimprovementscanbeobtainedinthermalmanagement,reliability,andcost.Thehighpeak-to-averageratiosofmodemcommunicationssignalsresultinrequirementsforthepoweramplifiertobeefficientoverawideinstantaneouspowerrange.Inordertomaintainthehighdataratesassociatedwiththesesystems,theRFenergymustbepreciselydeliveredtotheantenna,resultingintighterrorvectormagnitude(EVM)andACLRrequirements.SiliconLDMOShasbeenapopulartransistorchoiceforbasestationhighpoweramplifiers,sinceLDMOStechnologycanprovidereliableandcosteffectivesolutions[1,2].Inthiswork,aPhilips5thgenerationLDMOSRFdeviceisusedwithenvelopetrackingtechniqueonthedrainbias.TheenvelopetrackingarchitectureemploysadynamicsupplyvoltagethattrackstheinputRFenvelopeforefficiencyenhancement.Thisdynamicsupplyvoltageisprovidedbyawidebandenvelopeamplifierwithhighefficiency[3].Theoverallsystemprovidesbothhighefficiencyandlinearity11.ENVELOPETRACKINGBASESTATIONAMPLIFIERTheblockdiagramoftheenvelopetrackingamplifierusedinthisworkisshowninFigure1.TheW-CDMAsignalisgeneratedinthedigitaldomain,andconsistsofanenvelopesignal,aswellasIandQRFsignals.Carehasbeentakentoensuretheproperspectralmaskandareasonablepeaktoaverageratio(7.6dB),whichincludesadecrestingalgorithmaswellasacircularityalgorithmformeasurementconsistency.Afterup-conversion,theresultantRFsignalprovidestheinputtotheRFamplifier,whosesupplyvoltageismodulatedbytheamplifiedenvelopesignalbythewidebandandhighefficiencyenvelopeamplifier.TominimizedistortionbythetimedelaydifferencebetweenenvelopeandRFpath,synchronizationisperformedbycomparingtheinputanddown-convertedoutputsignal[4].Pre-distortionisalsocarriedoutinthedigitaldomaininordertominimizetheAM-AMandAM-PMdistortioncausedbytheRFamplifierandenvelopeamplifier.Decresting(anadjustmentofthepeak-toaverageratio),isperformeddigitallyontheenvelopeofthesignaltooptimizetheefficiency,ACLRandEVMperformance.ToavoidgaincollapseofRFamplifieratlowdrainvoltages,theenvelopeofthesignalisalsodetroughed(adjustmentismadetotheenvelopesignalinthevicinityofitszeros).Thistechniquehasbeenusedwithanumberofdevicesandanumberofmodulatedsignals[4,5].A.RFamplifierusingLDMOSTheRFstageemployedisanadvancedLDMOStransistorbyPhilips,theBLC5G22-100,a100Wdevicebasedonthe5thgeneration(0.4umgatelength)LDMOST,withinternalin-andoutputmatching,mountedintheSOT895air-cavitypackage,optimizedfor2.0-2.2GHzoperation.ThetransistortechnologyincludedmetallizationlayersofAlCu,inordertominimizeelectromigrationandreducecurrentdensities.Thethermalresistanceofthedevicewasalsoreducedincomparisonwithearliergenerations.Thedeviceperformancefeatureshighergain(byupto5dB)incomparisonwithearliergenerationsofLDMOSAusing0.6umgatelength,aswellashigherefficiency.Theinternalmatchingtopologyisdesignedtoensureoptimumbandwidth,efficiencyandlinearityperformance.Theinputmatchingisasinglelow-passstructure(seriesinductor,parallelcapacitor),whiletheoutputmatchinghasabandpassstructure(parallelinductor,inserieswithaDCblockingcapacitor,inparallelwiththeoutputcapacitor).Figure2ashowsthedetailsofthedie-andinternalmatchingwithintheBLC5G22-100,withtheequivalentcircuitinFigure2b.TheBLC5G22-100ispackagedintheSOT895air-cavityoutline.ThisnewversatilepackagehasaCuMoCuflange,withtheplasticringframeattachedtothisflange,finallyclosedwithaplasticlid.ThisapproachallowsPhilipstochangetheleadconfigurationtoalmosteverysolution,withveryshortleadtimes.TheBLC5G22-100outputconfigurationisbasedon28Vsupplyvoltage,whichimpliesthattheparalleloutputinductor(Linsh)isresonatingatacertainfrequencywiththeoutputcapacitor,whichisdependentonthedrainvoltage.Asaconsequenceofthelowersupplyvoltage,hencehigheroutputcapacitance,theshuntinductorhasn'tbeenconfiguredoptimal(thehigheroutputcapacitanceat12Vsupply,requiresalowershuntinductor).ThisaspectcanbetakenintoconsiderationforoptimizingthedeviceforETconcepts.ThebaseofthecircuitdesignistheBLC5G22-100,tunedforadrainvoltageof28V.Theinputmatchingdoesn'tchange,duetotheinsensitivityoftheinputimpedancetothesupplyvoltage.TheloadimpedancechangesduetothereducedSUpplyvoltagyeincombinationwiththe(ahmost)fixedkneevoltage.Thisha