微机原理与接口技术习题解答样本

第一章微型计算机概述1.1

微解决器、微型计算机和微型计算机系统三者之间有什么不同？答：①微解决器是微型计算机核心，是微型计算机一某些。它是集成在一块芯片上CPU，由运算器和控制器构成。②微型计算机存储器I/③微型计算机系统涉及微型计算机、外设及系统软件三某些。1.2

CPU在内部构造上由哪几某些构成？CPU应具备哪些重要功能？答：1.CPU在内部构造上由如下几某些构成：①

算术逻辑部件(ALU)；②

累加器和通用寄存器组；③

程序计数器(指令指针)、指令寄存器和译码器；④

时序和控制部件。2.CPU应具备如下重要功能：①

可以进行算术和逻辑运算；②

可保存少量数据；③

能对指令进行译码并执行规定动作；④

能和存储器、外设互换数据；⑤

提供整个系统所需要定期和控制；⑥

可以响应其她部件发来中断祈求。1.3

累加器和其她通用寄存器相比，有何不同？答：许多指令执行过程以累加器为中心；输入/输出指令普通也以累加器来完毕。1.4

微解决器控制信号有哪两类？答：一类是通过对指令译码，由CPU内部产生。这些信号由CPU送到存储器、I/O接口电路和其她部件。另一类是微型机系统其她部件送到CPU。通惯用来向CPU发出祈求。如中断祈求、总线祈求等。1.5

微型计算机采用总线构造有什么长处？答：一方面是系统中各功能部件之间互有关系变为各个部件面向总线单一关系。另一方面是一种部件只要符合总线原则，就可以连接到采用这种总线原则系统中，使系统功能得到扩充。1.6

数据总线和地址总线在构造上有什么不同之处？如果一种系统数据和地址合用一套总线或者合用某些总线，那么，要靠什么来区别地址或数据？答：1.数据总线是双向三态；地址总线是单向输出三态。2.数据和地址复用时，必要有一种地址选通信号来区别该总线上输出是地址还是数据。1.7

控制总线传播信号大体有哪几种？答：涉及CPU送往存储器和I/O接口控制信号，如读信号、写信号、中断响应信号、存储器和I/O接口区别信号等。还涉及其她部件送到CPU信号，如时钟信号、中断祈求信号、准备就绪信号等。第二章8086微解决器2.1

总线接口部件有哪些功能？请逐个进行阐明。答：1.总线接口部件功能是负责与存储器、I/O端口传送数据。2.详细讲：①总线接口部件要从内存取指令送到指令队列；②CPU执行指令时，总线接口部件要配合执行部件从指定内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件操作成果传送到指定内存单元或外设端口中。2.2

8086总线接口部件由哪几某些构成？答：4个段地址寄存器CS、DS、ES、SS；16位指令指针寄存器IP；20位地址加法器；6字节指令队列。2.3

段寄存器CS=1200H，指令指针寄存器IP=FF00H，此时，指令物理地址为多少？指向这一物理地址CS值和IP值是唯一吗？答：1.该指令物理地址=CS×10H+IP=21F00H。2.指向这一物理地址CS值和IP值不是唯一。2.4

8086执行部件有什么功能？由哪几某些构成？答：1.8086执行部件功能是负责指令执行。2.4个通用寄存器AX、BX、CX、DX；4个专用寄存器BP、SP、SI、DI；标志寄存器FLAGS和算术逻辑单元ALU。2.5

状态标志和控制标志有何不同？程序中是如何运用这两类标志？8086状态标志和控制标志分别有哪些？答：1.不同之处在于：状态标志由前面指令执行操作成果对状态标志产生影响，即前面指令执行操作成果决定状态标志值。控制标志是人为设立。2.运用状态标志可进行计算和判断等操作。运用控制标志可对某一种特定功能(如单步操作、可屏蔽中断、串操作指令运营方向)起控制作用。3.8086状态标志有：SF、ZF、PF、CF、AF和OF计6个。8086控制标志有：DF、IF、TF计3个。2.6

8086/8088和老式计算机相比在执行指令方面有什么不同？这样设计思想有什么长处？答：1.老式计算机在执行指令时，指令提取和执行是串行进行。8086/8088CPU总线接口部件和执行部件在提取和执行指令时是并行同步工作。2.8086/8088CPU设计思想有力地提高了CPU工作效率，这也正是8086/8088成功因素之一。2.7

总线周期含义是什么？8086/8088基本总线周期由几种时钟构成？如一种CPU时钟频率为24MHz，那么，它一种时钟周期为多少？一种基本总线周期为多少？如主频为15MHz呢？答：1.总线周期含义是总线接口部件完毕一种取指令或传送数据完整操作所需至少时钟周期数。2.8086/8088基本总线周期由4个时钟周期构成。3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。2.8

在总线周期T1、T2、T3、T4状态，CPU分别执行什么动作？什么状况下需要插入等待状态TW？TW在哪儿插入？如何插入？答：1.在总线周期T1、T2、T3、T4状态，CPU分别执行下列动作：①

T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找存储单元或外设端口地址。②

T2状态：CPU从总线上撤销地址，而使总线低16位浮置成高阻状态，为传播数据做准备。总线高4位(A19~A16)用来输出本总线周期状态信息。③

T3状态：多路总线高4位继续提供状态信息。低16位(8088为低8位)上浮现由CPU写出数据或者CPU从存储器或端口读入数据。④

T4状态：总线周期结束。2.当被写入数据或者被读取数据外设或存储器不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一种“数据未准备好信号”，于是CPU会在T3之后插入一种或各种附加时钟周期TW。3.TW插在T3状态之后，紧挨着T3状态。4.插入TW状态时总线上信息状况和T3状态信息状况同样。当CPU收到存储器或外设完毕数据传送时发出“准备好”信号时，会自动脱离TW状态而进入T4状态。2.9

从引腿信号上看，8086和8088有什么区别？答：①8086有16根数据/地址复用总线，8088只有8根，称AD7~AD0。②8086第28腿为M/，8088第28腿为M/(为兼容8080等)。③8086第34腿为/S7，8088第34腿为。2.10

在对存储器和I/O设备读写时，要用到、、、信号，这些信号在最大模式和最小模式时分别可用如何电路得到？请画出示意图。M/IORDIORM/IOWRIOWM/IORDMRM/IOM/IORDIORM/IOWRIOWM/IORDMRM/IOWRMW2.最大模式：用8288总线控制器来实现。2.11

CPU启动时，有哪些特性？如何寻找8086/8088系统启动程序？答：1.CPU启动时，有如下特性：①内部寄存器等置为初值；②禁止中断(可屏蔽中断)；③从FFFF0H开始执行程序；④三态总线处在高阻状态。2.8086/8088系统启动程序从FFFF0H单元开始无条件转移指令转入执行。2.12

CPU在8086微机系统中，为什么惯用AD0作为低8位数据选通信号？答：由于每当CPU和偶地址单元或偶地址端口互换数据时，在T1状态，AD0引腿传送地址信号必然为低电平。而CPU传播特性决定了只要是和偶地址单元或偶地址端口互换数据，则CPU必然通过总线低8位即AD7~AD0传播数据。可见AD0可以用来作为接于数据总线低8位上8位外设接口芯片选通信号2.13

8086和8088在最大模式或最小模式时，引腿信号分别有什么不同？答：在此两种模式中，只有第24~31腿信号不同。引腿号2425262728293031最小模式信号ALEDT/M/HLDAHOLD最大模式信号QS1QS0//此外8088第34腿在最大模式时为高电平，最小模式时为SS0状态信号。8088第28腿在最小模式时为M/信号。2.14

8086和8088是如何解决地址线和数据线复用问题？ALE信号何时处在有效电平？答：1.在总线周期T1状态，复用总线用来输出要访问存储器或I/O端口地址给地址锁存器8282(3片)锁存；在其她状态为传送数据或作传送准备。地址锁存器8282在收到CPU发出地址锁存容许信号ALE后，锁存地址。2.ALE信号在每个总线周期T1状态为有效高电平。2.15

信号和A0信号是通过如何组合解决存储器和外设端口读/写？这种组合决定了8086系统中存储器偶地址体及奇地址体之间应当用什么信号来区别？如何区别？答：1.组合状况如下：A0操作所用数据引腿00从偶地址开始读/写一种字AD15~AD010从偶地址单元或端口读/写一种字节AD7~AD001从奇地址单元或端口读/写一种字节AD15~AD801从奇地址开始读/写一种字(在第一种总线周期，将低8位数送AD15~AD8，在第二个总线周期，将高8位数送AD7~AD0)AD15~AD8AD7~AD0102.用A0信号来区别偶地址体和奇地址体。3.当A0=0时选中偶地址体，A0=1时选中奇地址体。2.16

RESET信号来到后，CPU状态有哪些特点？答：复位信号来到后，CPU便结束当前操作，并对解决器标志寄存器FR、IP、DS、SS、ES、其她寄存器及指令队列清0，而将CS设立为FFFFH。当复位信号变为低电平后，CPU从FFFF0H单元开始执行程序。2.17

在中断响应过程中，8086往8259A发两个信号分别起什么作用？答：第一种负脉冲告知外部设备接口，它发出中断祈求已经得到容许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了关于此中断祈求详尽信息。2.18

总线保持过程是如何产生和结束？画出时序图。答：1.当系统中CPU之外另一种主模块规定占用总线时，通过HOLD引腿向CPU发一种高电平祈求信号。如果CPU此时容许让出总线，就在当前总线周期完毕时，于T4状态从HLDA引腿发出一种应答信号，对刚才HOLD祈求做出响应。同步，CPU使地址/数据总线和控制状态线处在浮空状态。总线祈求部件收到HLDA信号后，就获得了总线控制权，在此后一段时间，HOLD和HLDA都保持高电平。在总线占有部件用完总线之后，会把HOLD信号变为低电平，表达当前放弃对总线占有。8086/8088收到低电平HOLD信号后，也将HLDA变为低电平，这样，CPU又获得了地址/数据总线和控制状态线占有权。2.时序图为：2.19

采样高阻T4/TI采样三态引腿采样高阻T4/TI采样三态引腿HLDAHOLDCLK答：1.8086系统在最小模式时配备是：8086CPU一片，8284A时钟发生器一片，8282地址锁存器三片，8286总线收发器二片。CLKRESETCLKRESETREADYALEBHEA19~A16AD15~AD0DENDT/R8086CPU8284ARESETREADY控制总线8282(3片)STB8286(片)OET地址总线数据总线BHE2.20

时钟发生器功能是什么？画出它线路图。答：1.时钟发生器功能是：提供频率恒定占空比符合原则时钟信号，对准备好(READY)和复位(RESET)信号进行同步。2.线路图见书21页图2.7所示。2.21

8086在最大模式下应当如何配备？最大模式时为什么一定要用总线控制器？总线控制器输入信号是什么？输出信号是什么？答：1.8086在最大模式下配备是：8086CPU一片，8284A时钟发生器一片，8282地址锁存器三片，8286总线收发器二片，8288总线控制器一片，8259A中断优先级管理部件一片。2.由于在最大模式下，需要用外加电路来对CPU发出控制信号进行变换和组合，以得到对存储器和I/O端口读/写信号和对锁存器8282及总线收发器8286控制信号。8288总线控制器就是完毕上述这些功能专用芯片。因此必要用总线控制器。3.总线控制器输入信号是：来自CPU、、状态信息，时钟CLK信号，及决定自身工作方式信号IOB、、CEN。4.总线控制器输出信号是：用来作为CPU进行中断响应信号，两组读/写控制信号、、、，两个提前写控制信号、，送给地址锁存器信号ALE，送给数据收发器信号DEN和DT/。2.22

在编写程序时，为什么普通总要用开放中断指令来设立中断容许标志？答：由于在复位时，标志寄存器FR被清0，则IF=0，禁止从INTR进入可屏蔽中断，因此必要在编写程序时，用指令来设立中断容许标志。2.23

T1状态下，数据/地址复用总线上是什么信息？用哪个信号将此信息锁存起来？数据信息是在什么时候给出？用时序图表达出来。答：1.T1状态下，数据/地址复用总线上是地址信息。2.用ALE信号下降沿将此地址信息锁存在三片8282中。3.数据信息给出时间分两种：①总线读周期时，数据信息在T3、TW、T4中间给出；②总线写周期时，数据信息在T2、T3、TW、T4中间给出。4.时序图如下：BHE/S7A19/S6~A16/S3CLKAD15~AD0AD15~AD0ALET1T2BHE/S7A19/S6~A16/S3CLKAD15~AD0AD15~AD0ALE地址状态输出地址数据输出地址数据输入BHE输出2.24

画出8086最小模式时读周期时序。答：见书27页图2.11所示。2.25

8086最多可有多少个中断？按照产生中断办法分为哪两大类？答：1.8086最多可有256个中断。2.按照产生中断办法分为硬件中断和软件中断两大类。2.26

非屏蔽中断有什么特点？可屏蔽中断有什么特点？分别用在什么场合？答：1.非屏蔽中断特点有：中断祈求从NMI引腿进入，不受中断容许标志IF影响。非屏蔽中断只有一种，其中断类型码为2。2.可屏蔽中断特点有：中断祈求从INTR引腿进入，只有在IF=1时CPU才响应当中断。可屏蔽中断有若干个，其中断类型码可以是5~255。3.非屏蔽中断用来解决系统重大故障，如掉电等。可屏蔽中断用在普通外部设备申请中断中。2.27

什么叫中断向量？它放在那里？相应于1CH中断向量存储在哪里？如果1CH中断解决子程序从5110H:2030H开始，则中断向量应如何存储？答：1.中断解决子程序入口地址就是中断向量。2.中断向量放在0段0~3FFH区域中断向量表中。3.相应于类型号为1CH中断向量应放在00070~00073H4个单元中。4.若1CH中断向量为5110H:2030H，则中断向量存储办法为：00070H存储30H，00071H存储20H(IP)；00072H存储10H，00073H存储51H(CS)。2.28

从8086/8088中断向量表中可以看到，如果一种顾客想定义某个中断，应当选取在什么范畴？答：应当选取在中断类型码为32(20H)~255(FFH)范畴。2.29

非屏蔽中断解决程序入口地址如何寻找？答：CPU在响应NMI引腿中断祈求时，CPU并不需要从中断类型码计算中断向量地址，而是直接从中断向量表中读取00008~0000BH这4个单元相应于中断类型2中断向量就行了。CPU将00008H、00009H两个单元内容装入IP，而将0000AH、0000BH两个单元内容装入CS，于是就转入了对非屏蔽中断解决程序执行。2.30

论述可屏蔽中断响应过程，一种可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四个单元中为什么内容？答：一方面在CPUINTR引腿上有可屏蔽中断祈求输入，且IF=1。在当前指令执行完后，CPU发两个中断响应负脉冲，外设接到第二个负脉冲后，及时往数据线上给CPU送来中断类型码。然后CPU取中断类型码，将标志FR推入堆栈，清除IF和TF，再将CS和IP推入堆栈来保护断点，进入中断解决子程序并执行，最后弹出IP和CS及标志而中断返回。中断响应后，堆栈顶部四个单元内容分别是：IPL、IPH、CSL、CSH。2.31

一种可屏蔽中断祈求来届时，普通只要中断容许标志为1，便可在执行完当前指令后响应，在哪些状况下有例外？答：1.正好遇到CPU执行封锁指令时，必要等下一条指令执行完后才响应中断。2.正好执行往段寄存器传送数据指令，必要等下一条指令执行完后才响应中断。3.执行WAIT或串操作指令时，可在指令执行中响应中断。2.32

在对堆栈指针进行修改时，要特别注意什么问题？为什么？答：1.必要先修改堆栈段寄存器SS值，接着修改堆栈指针SP值。2.由于，CPU在修改段寄存器值时不响应中断，待下一条指令执行后才响应中断。这样对SS、SP修改是一种完整过程。否则先修改SP后修改SS则也许中断响应而分开修改，导致堆栈指针错误，因而CS、IP、FR进入错误堆栈区域而破坏该单元数据或程序。2.33

在编写中断解决子程序时，为什么要在子程序中保护许多寄存器？有些寄存器虽然在中断解决子程序中并没有用到也需要保护，这又是为什么(联系串操作指令执行时遇到中断这种状况来回答)？答：1.由于中断解决子程序运营时需要使用CPU内部寄存器，这些寄存器值发生了变化。因而若不加保护在返回原程序时就修改了断点处现场，而使程序不能正常运营。2.由于串操作指令容许在执行过程中进入中断，若与串操作关于寄存器未保护好，中断返回时串操作指令就不能正常继续运营。并且尚有隐含寻址问题。2.34

一种可屏蔽中断响应时，CPU要执行哪些读/写周期？对一种软件中断又如何？答：1.对可屏蔽中断响应，CPU要执行读/写周期如下：①执行两个中断响应总线周期。并获得中断类型码。②执行一种总线写周期。标志寄存器FR值入栈。③执行一种总线写周期。CS值入栈。④执行一种总线写周期。IP值入栈。⑤执行一种总线读周期。读取中断解决子程序入口地址偏移量→IP。⑥执行一种总线读周期。读取中断解决子程序入口地址段地址→CS。2.若是一种软件中断，则跳过上述第①步，而执行②~⑥步。2.35

中断解决子程序在构造上普通是如何一种模式？答：①保护中断时现场，即保护CPU各寄存器值。②普通应置IF=1来开放中断，以容许级别较高中断祈求进入。③中断解决详细内容。④恢复中断时现场。⑤中断返回指令。2.36

软件中断有哪些特点？在中断解决子程序和主程序关系上，软件中断和硬件中断有什么不同之处？答：1.软件中断有如下特点：①用一条中断指令进入中断解决子程序，并且，中断类型码由指令提供。②进入中断时，不需要执行中断响应总线周期。③不受中断容许标志IF影响。④软件中断优先级最高。⑤软件中断没有随机性。2.软件中断容许在主程序和中断解决子程序之间传递数据。而硬件中断由于是随机，因此不能传递数据。2.37

，在最大模式和最小模式下分别用什么方式来传递总线控制权?答：1.8086/8088在最小模式下用总线控制联系信号(HOLD和HLDA)来传递总线控制权。2.8086/8088在最大模式下用总线祈求/总线容许信号及释放信号/和/来传递总线控制权。2.38

8086存储空间最大为多少？如何用16位寄存器实现对20位地址寻址？答：1.8086存储空间最大为220=1MB。2.采用分段办法实现16位寄存器实现对20位地址寻址。物理地址=段基址×10H+偏移地址2.39

IBMPC/XT系统中，哪个区域为显示缓冲区？哪个区域用来存储中断向量？在FFFF0H到FFFFFH单元中存储什么内容？答：1.B0000H~B0F9FH约4KB为单色显示屏显示缓冲区；B8000~BBF3FH约16KB为彩色显示屏显示缓冲区。2.00000H~003FFH共1KB区域用来存储中断向量。3.在FFFF0H到FFFFFH单元中存储一条无条件转移指令，转到系统初始化程序。第三章8086寻址方式和指令系统略第四章存储器和高速缓存技术计算机内存有什么特点？内存由哪两某些构成？外存普通指哪些设备？外存有什么特点？答：1.内存可被CPU直接访问，内存存取速度快，内存空间大小受到地址总线位数限制。2.内存由ROM和RAM两某些构成。3.外存普通指软盘、硬盘、磁带机上磁带及光盘。4.外存特点是大容量，所存信息即可修改，又可长期保存。但外存速度慢，要配备专用设备。用存储器件构成内存时，为什么总是采用矩阵形式？请用一种详细例子进行阐明。答：1.为了简化选取内存内部单元地址译码电路及减少译码线数量。2.例如，要构成1K字节内存，若不用矩阵组织这些单元，而是将它们一字排开，就要1024条译码线才干实现对这些单元寻址。译码电路也因而而很复杂。若用32×32来实现排列，就只要32条行选取线和32条列选取线就可以了。因而其译码电路也将变得较为简朴。为了节约存储器地址译码电路，普通采用哪些办法？答：①存储器件按矩阵排列；②内存按模块构造设计；③模块内再进行分组解决。在选取存储器件时，最重要考虑因素是什么？此外还应考虑哪些因素？答：1.最重要考虑因素是：易失性、只读性、位容量和速度。2.此外还应考虑：功耗、可靠性和价格等因素。什么叫静态RAM？静态RAM有什么特点？答：1.在电源不断电状况下，信息一旦写入后不会丢失RAM就叫静态RAM。2.静态RAM特点有：不需刷新，因而简化了外部电路；但位容量较类似办法设计动态RAM少，且功耗较大。静态RAM芯片上为什么往往只有写信号而没有读信号？什么状况下可以从芯片读得数据？答：1.由于在存储器中，当容许信号有效之后，一定是进行读/写操作，非写即读。因而，只用写信号就可以即控制写操作，又控制读操作。在写操作时，写脉冲发生器送来一种负脉冲作为写入信号；在读操作时，写脉冲发生器不产生负脉冲，而是使端处在高电平，此高电平就用来作为读出信号。2.当芯片容许信号=0及写信号=1时，可以从芯片上读得数据。在对静态存储器进行读/写时，地址信号要分为几种某些？分别产生什么信号？答：1.地址信号分为三个某些。如：A19~A14，A13~A12，A11~A0。2.例中A19~A14用来作为模块选取信号，地址译码器判断A19~A14给出模块选取信号和本模块商定信号与否匹配，如匹配，则再依照或产生内部模块选取信号；A13~A12产生4个矩阵芯片容许信号；A11~A0则作为矩阵内部行地址和列地址。动态RAM工作时有什么特点？和静态RAM比较，动态RAM有什么长处？有什么局限性之处？动态RAM普通用在什么场合？答：1.动态RAM工作时需要对其存储信息定期(约2ms)刷新一次。因而需要刷新控制电路来支持。2.动态RAM长处(长处)为：动态RAM位密度高；动态RAM功耗较低；动态RAM价格低廉，适合于大容量使用。3.动态RAM缺陷(局限性之处)为：要配备刷新逻辑电路；在刷新周期中，内存模块不能启动读周期或写周期。4.动态RAM普通用在大容量、低功耗场合。动态RAM为什么要进行刷新？刷新过程和读操作比较有什么差别？答：1.由于动态RAM是运用电容存储作用来保存信息，但电容由于放电或泄漏，电荷保存时间较短(约2ms)，若不及时补充电荷会使存储数据丢失，因而需定期刷新以补充所需要电荷。2.刷新过程是由刷新逻辑电路定期完毕，且每次对所有模块一行同步刷新，数据不输出，数据总线处在高阻状态。读过程是随机，每次选中一种存储单元(8位)，且数据输出到数据总线上。动态RAM控制器完毕什么功能？Intel8203从功能上分为哪两某些？论述这两某些工作原理。答：1.动态RAM控制器要完毕功能有：刷新定期器产生刷新周期并提供各种时序信号，并对CPU读/写操作及刷新操作进行仲裁；刷新地址计数器提供刷新用行地址，并通过多路转换器进行地址切换。2.Intel8203从功能上分为：地址解决某些和时序解决某些两个。3.地址解决某些用来解决动态RAM正常读/写时地址信号(正常行/列地址合用一组地址线区别)和刷新过程中地址信号(区别正常行地址及刷新周期行地址)。时序解决某些通过一种基准时钟来产生各种时序；通过一种仲裁器来解决刷新祈求和内存正常读/写祈求之间矛盾。内部有两级同步电路用来对外部祈求信号实现同步。ROM、PROM、EPROM分别用在什么场合？答：①ROM用在一种计算机系统完毕开发后来，容纳不再修改程序和数据。且批量产量要大场合。②PROM用于非批量场合。③EPROM用于软件或系统开发阶段及批量很小场合。第五章微型计算机和外设数据传播外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为什么？答：1.由于外设功能各种各样，对于模仿量信息外设必要要进行A/D和D/A转换，而对于串行信息外设则必要转换为并行信息，对于并行信息外设还要选通。并且外设速度比CPU慢多，必要增长缓冲功能。只有这样计算机才干使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才干完毕。2.存储器不需要接口电路和总线相连。3.由于存储器功能单一，且速度与CPU相称。因而可直接挂在CPU总线上。是不是只有串行数据形式外设需要接口电路和主机系统连接？为什么？答：1.不是。并行数据形式外设也需要接口电路和主机系统连接。2.由于，CPU每次只能访问一种外设，因而并行信息外设需增长选通功能，才干满足CPU访问规定，必要用接口电路。接口电路作用是什么？按功能可分为几类？答：1.接口电路作用就是在外设和CPU之间起信息变换和缓冲功能。2.按功能可分为两类：一种是使微解决器正常工作所需要辅助电路。另一种是输入/输出接口电路。数据信息有哪几类？举例阐明它们各自含义。答：1.数据信息有四类：数字量、模仿量、开关量、脉冲量。2.如键盘、磁带机等就是数字量信息；温度、湿度、压力等转换电信号就是模仿量；电机起停、发光设备亮灭等都是开关量；计数脉冲、定期脉冲等都是脉冲量。CPU和输入/输出设备之间传送信息有哪几类？答：有数据信息、控制信息、状态信息三类。什么叫端口？普通有哪几类端口？计算机对I/O端口编址时普通采用哪两种办法？在8086/8088系统中，用哪种办法对I/O端口进行编址？答：1.CPU和外设进行数据传播时，各类信息在接口中进入不同寄存器，普通称这些寄存器为I/O端口。2.有数据端口、控制端口、状态端口三类。3.在微型计算机中通惯用两种I/O端口编址方式：存储器映象寻址和I/O端口单独寻址。4.在8086/8088系统中，用I/O端口单独寻址方式编址。为什么有时候可以使两个端口相应一种地址？答：由于这两个端口一种是只读端口，一种是只写端口。而CPU对一种I/O端口地址可进行读/写两种访问。如果将这两个只读和只写端口编为一种地址，则CPU对该端口地址读操作相应是只读端口；CPU对该端口地址写操作则相应是只写端口，互不影响。因而可以使两个单向只读和只写端口相应一种端口地址。CPU和外设之间数据传送方式有哪几种？实际选取某种传播方式时，重要根据是什么？答：1.CPU和外设之间数据传送方式有三种：程序方式、中断方式、DMA方式。2.重要根据是外设状况(外设速度和外设提供信息方式)。无条件传送方式用在哪些场合？画出无条件传送方式工作原理图并阐明。答：1.无条件传送方式只用在对某些简朴外设进行操作场合。如开关、LED显示等。2.无条件传送方式工作原理图：(见书203页图5.2所示)在无条件输入时：CPU执行一条输入指令，使和M/信号为有效低电平，并相应送出该端口地址，因而选中输入缓冲器，打开其三态门，使输入缓冲器数据经数据总线送到CPU累加器中。在无条件输出时：CPU执行一条输出指令，使和M/信号为有效低电平，并相应送出该端口地址，因而选中输出锁存器，将由累加器送到数据总线上数据打入输出锁存器中供外设使用。条件传送方式工作原理是如何？重要用在什么场合？画出条件传送(查询)方式输出过程流程图。答：1.条件传送方式工作原理是：外设给CPU提供一种状态信息，当CPU要访问外设时，必要先检测该状态信息与否合乎规定，不断检测直至合乎规定期才进行CPU对外设访问。2.查询方式重要用在外设较少，数据互换不频繁非实时系统场合。开始初始化开始初始化CPU从内存取数由累加器输出给外设YNNY后续解决设一种接口输入端口地址为0100H，而它状态端口地址为0104H，状态口中第5位为1表达输入缓冲区中有一种字节准备好，可输入。设计详细程序实现查询式输入。答：DATA SEGMENTBUFFER DB 20 DUP(?) ;DATA ENDSCODE SEGMENTASSUME DS:DATA，CS:CODESTAT: MOV AX，DATA ;对DS初始化MOV DS，AXMOV DI，OFFSETBUFFERMOV DX，0104HSTATIN: IN AL，DXTEST AL，20H ;测试第5位JZ STATIN ;第5位为0继续测试MOV DX，0100HIN AL，DX ;输入数据MOV [DI]，ALCODE ENDSEND STAT查询式传送方式有什么缺陷？中断方式为什么能弥补查询方式缺陷？答：1.查询式传送方式缺陷是：耗费CPU时间作等待循环，大大减少了CPU运营效率。2.中断方式是在外设准备就绪时向CPU申请中断，再进行传送，因而CPU无需耗费时间作等待循环，弥补了查询方式缺陷。画一种用中断方式进行输出传播接口电路。答：中断方式输出接口电路如下：DBDB数据锁存器RQDACK+5V中断屏蔽触发器Q中断祈求QDBUSY+5VINTR(中断祈求)选通信号M/IOWRINTA端口译码AB论述可屏蔽中断响应和执行过程。答：①接口发中断祈求信号。②CPUIF=1时，当前指令执行完后，CPU进行中断回答，发两个负脉冲。③接口将中断类型号n送CPU。④当前PSW、CS和IP推入堆栈，并清除IF和TF。⑤(4×n)作为IP，(4×n+2)作为CS，即取中断向量。⑥执行中断子程序，并开中断。⑦中断返回IRET指令使IP、CS和PSW弹出堆栈。⑧返回被中断程序。普通解决中断优先级办法有哪几种？各有什么优缺陷？答：1.有软件查询方式、简朴硬件方式——菊花链法、专用硬件方式三种。2.软件查询方式长处是节约硬件，缺陷是中断响应时间长；简朴硬件方式长处是中断响应时间短，硬件较简朴，缺陷是优先级固定，变动起来很麻烦；专用硬件方式长处是对优先级可编程修改，中断管理非常以便，缺陷是硬件复杂多，好在有专用中断控制器。和DMA比较，中断传播方式有什么局限性之处？答：CPU执行一次传送要耗费许多与传送操作无关指令执行等时间，此外中断传送方式不能进行数据块传送，而是按字节或字传送。论述用DMA方式传送单个数据全过程。答：①接口准备就绪，发DMA祈求信号给DMA控制器。②DMA控制器向CPU转发总线祈求信号HOLD。③CPU向DMA控制器发总线祈求容许信号HLDA，DMA控制器得到总线控制权。④DMA控制器把地址送地址总线。⑤DMA控制器向接口发DMA祈求确认信号。⑥内存和接口通过数据总线传送数据。⑦DMA控制器撤销总线祈求信号HOLD。⑧8086CPU收回总线控制权。DMA控制器地址线为什么是双向？什么时候往DMA控制器传播地址？什么时候DMA控制器往地址总线传播地址？答：1.由于DMA控制器要接受CPU控制，接受CPU发来初始化等信息，这规定地址线来寻址各端口，地址线为输入线。又由于DMA控制器可控制总线，这规定地址线为输出。因此地址线必要为双向才行。2.CPU要对DMA控制器发初始化信息时，必要往DMA控制器传播地址。3.DMA控制器得到总线控制权后，向地址总线传播地址。在设计DMA传播程序时，要有哪些必要模块？设计一种启动数据块输出程序段。答：1.要有DMA初始化模块：对字节计数器、地址寄存器和控制寄存器置初值。还要有对接口部件设立控制字模块：指出数据传播方向，并启动I/O操作。2.启动数据块输出程序段如下：IDLO: IN AL，INTSTAT ;接口状态寄存器状态位(2)与否忙TEST AL，04JNZ IDLO ;忙，则等待MOV AX，COUNT ;不忙，则设立计数初值OUT BYTE_REG，AX ;对字节计数器BYTE_REG初始化LEA AX，BUFFER ;设立地址初值OUT ADD_REG，AX ;对DMA地址寄存器ADD_REG初始化MOV AL，DMAC ;取原DMA控制字OR AL，08H ;设立方向为输出OUT DMACON，AL ;置DMA控制字MOV AL，INTC ;取原接口控制字OR AL，04H ;设立传播方向为输出及容许OUT INTCON，AL ;置接口控制字┆后续解决在查询方式、中断方式和DMA方式中，分别用什么办法启动数据传播过程？答：①查询方式：通过程序来检测接口中状态寄存器中“准备好”位，以拟定当前与否可以进行数据传播。②中断方式：当接口中已有数据要往CPU输入或者准备好接受数据时，接口会向CPU发一种外部中断祈求。CPU响应中断后，便通过运营中断解决程序来实现输入/输出。③DMA方式：外设规定传送数据时，接口会向DMA控制器发DMA祈求信号，DMA控制器转而向CPU发一种总线祈求信号，以祈求得到总线控制权，如果得到CPU容许，那么，就可在没有CPU参加状况下，实现DMA传播第六章串并行通信和接口技术接口部件为什么需要有寻址功能？设计一种用74LS138构成译码电路，输入为A3、A4、A5、A8，输出8个信号以对8个接口部件进行选取。想一想如果要进一步对接口中寄存器进行寻址，应当如何实现？答：1.由于，一方面接口要对选取M和I/O信号可以做出解释；此外，要对送来片选信号进行辨认，以便判断当前本接口与否被访问，如果受到访问，还要决定是接口中那个寄存器受到访问。2.将A1接在接口A0上，A2接在接口A1上；将接口接在74LS138某一输出端，和分别接在相应控制总线上。从而可实现接口中共8个只读和只写寄存器寻址。(由于用是8086CPU，因此A0空。)接口部件输入/输出操作详细相应哪些功能，举例阐明。答：1.详细相应功能为：寻址功能、输入/输出功能、数据转换功能、联系功能和错误检测功能等。2.例如串行输入操作：一方面要将串行输入数据转换为并行输入数据放入输入缓冲器，然后发一种准备好信号告知CPU来读取该输入寄存器内容。从而完毕一种串行数据输入过程。其中在数据转换时自动检测传播错误。从广义上说接口部件有哪些功能？答：寻址功能、输入/输出功能、数据转换功能、联系功能、中断管理功能、复位功能、可编程功能和错误检测功能。如何进行奇/偶校验？如果用偶校验，当前所传播数据中1个数为奇数，那么，校验位应为多少？答：1.用奇/偶校验位对传播错误进行检测。传播时，如果用奇校验，那么使信息中1数目(涉及校验位)为奇数。即所传播数据中1个数为奇数，则使校验位为0；若所传播数据中1个数为偶数，则使校验位为1。这样奇校验时，在传播一种数据时，1总数目总是为奇数。同样若用偶校验，信息中1数目(涉及校验位)为偶数。2.偶校验时，所传播数据中1个数为奇数，则校验位应为1。什么叫覆盖错误？接口部件如何反映覆盖错误？答：1.接口数据缓冲寄存器中数据尚未被取走，由于某种因素又被装上了新数据，就会产生一种覆盖错误。2.在产生覆盖错误时，接口会在状态寄存器中设立相应状态位来反映。接口部件和总线之间普通有哪些部件？它们分别完毕什么功能？答：1.外部逻辑电路和地址译码器。2.外部逻辑电路把CPU送来某些控制信号翻译成联系信号。地址译码器将总线提供I/O地址翻译成对接口片选信号。为什么串行接口部件中4个寄存器可以只用1位地址线来进行区别？答：一位地址线可编址二个地址，再加上读和写信号可对2个只读寄存器和2个只写寄存器进行端口寻址。而串行接口部件控制寄存器和数据输出寄存器是只写，状态寄存器和数据输入寄存器是只读，因此可用一位地址线来区别。在数据通信系统中，什么状况下可以采用全双工方式，什么状况下可用半双工方式？答：对于近距离较大信息量传播应采用全双工方式。而对于远距离或较少信息量传播或单向输入或输出设备时应采用半双工方式。什么叫同步通信方式？什么叫异步通信方式？它们各有什么优缺陷？答：1.在同一时钟控制下需用同步字符同步信息按组传送方式叫同步通信方式。2.在两个相近频率时钟分别控制下只需一种起始位信息按字符传送方式叫异步通信方式。3.在传播率相似时同步方式信息有效率要比异步方式下高。但同步方式必要传送时钟信号，异步方式只要两端时钟频率相近即可。什么叫波特率因子？什么叫波特率？设波特率因子为64，波特率为1200，时钟频率为多少？答：1.波特率因子：时钟频率和位传播率比值。此比值必要为16、32或64。2.波特率：位传播率即为波特率。3.时钟频率=波特率因子×波特率=64×1200=76800Hz。原则波特率系列指什么？答：国际上规定波特率原则值为：110、300、600、1200、1800、2400、4800、9600和19200、、38400、57600、115200。设异步传播时，每个字符相应1个起始位、7个信息位、1个奇/偶校验位和1个停止位，如果波特率为9600，则每秒钟能传播最大字符数为多少？答：每个字符所占总位数为：1+7+1+1=10位。因此每秒钟能传播最大字符数为9600/10=960个字符。在RS–232–C原则中，信号电平与TTL电平不兼容，问RS–232–C原则1和0分别相应什么电平？RS–232–C电平和TTL电平之间用什么器件进行转换？答：1.RS–232–C1相应–3V~–25V；RS–232–C0相应+3V~+25V电平。2.RS–232–C电平→TTL电平用MC1489转换；TTL电平→RS–232–C电平用MC1488转换。从8251A编程构造中，可以看到8251A有几种寄存器与外部电路关于？一共要几种端口地址？为什么？答：1.有7个寄存器与外部电路关于。2.要2个端口地址。3.由于，一种数据输入缓冲寄存器为只写，一种数据输出缓冲寄存器为只读，可共用一种端口地址，在读/写信号配合下进行读/写操作。一种模式寄存器、2个同步字符寄存器和1个控制寄存器都是只写，但它们有初始化商定，可用一种端口写入，1个状态寄存器为只读，因而与上面共用一种写入端口合用一种读/写端口地址进行寻址。因而只要2个端口地址即可。8251A内部有哪些功能模块？其中读/写控制逻辑电路重要功能是什么？答：1.8251A内部有7个功能模块构成。为：接受缓冲器、接受控制电路、发送缓冲器、发送控制电路、数据总线缓冲器、读/写控制逻辑电路、调制/解调控制电路。2.读/写控制逻辑电路重要功能是：用来配合数据总线缓冲器工作。接受写信号，并将来自数据总线数据和控制字写入8251A；接受读信号，并将数据或状态字从8251A送往数据总线；接受控制/数据信号C/，将此信号和读/写信号合起来告知8251A，当前读/写是数据还是控制字、状态字；接受时钟信号CLK，完毕8251A内部定期；接受复位信号RESET，使8251A处在空闲状态。什么叫异步工作方式？画出异步工作方式时8251ATxD和RxD线上数据格式。答：1.在两个相近频率时钟分别控制下，只需一种起始位信息按字符传送方式叫异步工作方式。数据位校验位启动位数据位校验位启动位停止位发送器输出D0D1……Dn由8251A产生TxD数据位校验位启动位停止位接受器输入D0D1……Dn不出当前数据总线上RxD什么叫同步工作方式？什么叫双同步字符方式？外同步和内同步有什么区别？画出双同步工作方式时8251ATxD线和RxD线上数据格式。答：1.在同一时钟控制下需用同步字符同步信息按组传送方式叫同步工作方式。2.需用2个同步字符同步工作方式叫双同步字符方式。3.外同步只能工作于同步接受方式，而内同步即合用于同步接受，也合用于同步发送。外同步是由外设来搜索同步字符，一旦搜索成功，及时给串行接口同步输入端送来一种高电平，表达同步已实现，串行接受端开始接受数据。而内同步由串行接口自身来搜索同步字符而实现同步。4.双同步工作时8251ATxD和RxD线上数据格式为：同步字符1同步字符2数据字符发送格式TxD线上串行输出数据同步字符1同步字符2数据字符发送格式TxD线上串行输出数据同步字符1同步字符2数据字符接受格式RxD线上串行输入数据答：1.8251A和CPU之间连接信号有：片选信号—，数据信号—D7~D0，读/写控制信号—、、C/，收发联系信号—TxRDY、TxE、RxRDY、SYNDET。2.C/=0、=0、=1时CPU从8251A输入数据；C/=0、=1、=0时CPU往8251A输出数据；C/=1、=0、=1时CPU读取8251A状态；C/=1、=1、=0时CPU往8251A写入控制命令。8086/8088系统中，8251AC/端应当和哪个信号相连，以便实现状态端口、数据端口、控制端口读/写？答：8251AC/端应与地址总线A1相连。8251A与外设之间有哪些连接信号？答：收发联系信号—、、、，数据信号—TxD、RxD。为什么8251A要提供、、、四个信号作为和外设联系信号？寻常使用时与否可以只用其中两个或者所有不用？要特别注意什么？阐明端连接办法。答：1.8251A这四个信号是提供应CPU和外设进行联系用，由于CPU不能和外设直接相连。这样CPU对外设控制信号和及外设给CPU状态信号和必要由接口(此处为8251A)来传递。因此要提供此4个信号作为和外设联系信号。2.寻常使用时可以只用其中两个或者所有不用。3.要特别注意是在某个时候要输入一种低电平。否则CPU不能往8251A发送数据。4.普通接地，以保证不用它作联系信号时也维持低电平输入。8086系统中采用什么办法来实现8位接口芯片和低8位数据线连接且满足对奇/偶端口读/写？这样做道理是什么？答：1.将系统总线A1与接口A0相连接即可。软件上采用持续偶地址代替端口奇/偶地址。2.由于这样连接，从CPU这边来说，端口地址都是偶地址，传播信息时，信息总是出当前CPU低8位数据总线上；而从端口这边来说，端口地址中既有奇地址也有偶地址，且是持续，这又满足了许多8位接口芯片对端口地址规定。对8251A进行编程时，必要遵守哪些商定？答：①芯片复位后来，第一次用奇地址端口写入值作为模式字进入模式寄存器。②若模式字中规定了8251A工作在同步模式，则CPU接着往奇地址端口输出1个或2个字节就是同步字符被写入同步字符寄存器。若有两个同步字符，则会按先后分别写入第一种同步字符寄存器和第二个同步字符寄存器。③此后，只要不是复位命令，不论是在同步模式还是在异步模式下，由CPU用奇地址端口写入值将作为控制字送到控制寄存器，而用偶地址端口写入值将作为数据送到数据输出缓冲寄存器。8251A模式字格式如何？参照教材上给定格式编写如下模式字：异步方式，1个停止位，偶校验，7个数据位，波特率因子为16。答：1.8251A模式字格式为：(含义见书240页图6.11所示)S2S1EPPENL2L1B2B1SCSESDEPPENL2L100异步模式字同步模式字2.因是异步方式，波特率因子为16：B2B1=10；1个停止位：S2S1=01；偶校验：EP=1，PEN=1；7个数据位：L2L1=10。因此模式字为01111010B=7AH8251A控制字格式如何？参照教材上列出格式给出如下控制字：发送容许，接受容许，端输出低电平，TxD端发送空白字符，端输出低电平，内部不复位，出错标志复位。答：1.8251A控制字格式为：(含义见书241页图6.12所示)EHIRRTSERSBRKRxEDTRTxEN2.发送容许：TxEN=1，接受容许：RxE=1，端输出低电平：DTR=1，TxD端发送空白字符SBRK=1；端输出低电平：RTS=1，内部不复位：IR=0，出错标志复位ER=1。EH=0/1则控制字为00111111B或10111111B=3FH或0BFH。8251A状态字格式如何？哪几位和引腿信号关于？状态位TxRDY和引腿信号TxRDY有什么区别？它们在系统设计中有什么用处？答：1.8251A状态字格式为：(含义见书242页图6.13所示)DSRSYNDETFEOEPETxERxRDYTxRDY2.DSR、SYNDET、TxE、RxRDY四个状态位与其相应引腿信号关于。3.状态位TxRDY只要数据输出缓冲器为空就置1。而引腿TxRDY为1条件是：数据输出缓冲器为空、为有效低电平、TxEN为1才可以，缺一不行。4.能让CPU随时理解当前8251A工作状态，而执行相应操作。对查询方式设计非常以便。参照初始化流程，用程序对8251A进行同步模式设立。奇地址端口地址为66H，规定用内同步方式，同步字符为2个，用奇校验，7个数据位。答：模式字为：00011000B=18H。两个同步字符取16H，控制字为97H，它使8251A对同步字符进行检索；同步使状态寄存器中3个出错标志复位；使8251A发送器启动，接受器也启动；CPU当前已准备好进行数据传播。详细程序段如下：MOV AL，18H ;设立模式字OUT 66H，ALMOV AL，16H ;发送两个同步字符OUT 66H，ALOUT 66H，ALMOV AL，97H ;设立控制字OUT 66H，AL设计一种采用异步通信方式输出字符程序段，规定波特率因子为64，7个数据位，1个停止位，用偶校验，端口地址为40H、42H，缓冲区首址为H:3000H。答：模式字为：01111011B=7BH。控制字为：00110101B=35H。MOV AL，0 ;为发复位命令作准备OUT 42H，ALOUT 42H，ALOUT 42H，ALMOV AL，40H ；发复位命令OUT 42H，ALMOV AL，7BH ;设立模式字，异步方式，规定波特率因子为64;7个数据位，1个停止位，偶校验OUT 42H，ALMOV AL，35H ;设立控制字，使发送器和接受器启动，并清除;出错标志OUT 42H，ALPUSH DSMOV BX，H ;DS:BX指向输出缓冲区首址MOV DS，BXMOV BX，3000H ;缓冲区指针初始化MOV CX，100H ;发送100H个字节BEGIN: IN AL，42H ;读取状态字，测试TxRDY与否为1TEST AL，01HJZ BEGIN ;为0表达外设尚未取走字符MOV AL，[BX] ;从输出缓冲区取数OUT 40H，AL ;发送字符INC BX ;修改缓冲区指针LOOP BEGIN ;则再发送下一种字符POP DS ┆并行通信和串行通信各有什么优缺陷？答：并行通信长处是信息实际传播速度快，信息率高。缺陷是需多条通信线。串行通信长处是只用1至2条通信线，但信息传播速度较慢。在输入过程和输出过程中，并行接口分别起什么作用？答：简朴说，并行接口只起着桥梁和联系作用。详细如下：①输入过程：外设将数据送给接口，并使状态线“输出准备好”成为高电平。接口把数据接受到数据输入缓冲寄存器同步，使“数据输入回答”线变为高电平，作为对外设响应。外设接到此信号，便撤除数据和“数据输入准备好”信号。数据到达接口后，接口便在状态寄存器中设立“输入准备好”状态位，并发中断祈求，CPU可用查询方式或中断方式来设法读取接口中数据。CPU读取数据后，接口会自动清除状态寄存器中“输入准备好”位，并使数据总线处在高组状态。此后又可以开始下一种输入过程。②输出过程：当外设从接口取走一种数据后，接口就会将状态寄存器中“输出准备好”状态位置1，并发中断祈求，以表达CPU当前可以通过查询方式或中断方式往接口中输出数据。当CPU输出数据到达接口输出缓冲器中后，接口会自动清除“输出准备好”状态位，并将数据送往外设，同步，接口往外设发送一种“驱动信号”来启动外设接受数据。外设被启动后，开始接受数据，并往接口发一种“数据输出回答”信号。接口收到此信号，便将状态寄存器中“输出准备好”状态位重新置1，以便CPU输出下一种数据。8255A三个端口在使用时有什么差别？答：端口A和端口B经常作为独立输入端口或者输出端口，端口C则配合端口A和端口B工作。当数据从8255A端口C往数据总线上读出时，8255A几种控制信号、A1、A0、、分别是什么电平？答：=0、A1=1、A0=0、=0、=1。“0”为低电平，“1”为高电平。8255A方式选取控制字和置1/置0控制字都是写入控制端口，那么，它们是由什么来区别？答：由最高位D7位来区别。D7=1时为方式选取控制字，D7=0时为端口C置1/置0控制字。8255A有哪几种工作方式？对这些工作方式有什么规定？答：1.8255A有三种工作方式：方式0、方式1、方式2。2.端口A可以工作于方式0、方式1、方式2；端口B可以工作于方式0、方式1；端口C只能工作于方式0或者配合端口A和端口B工作。对8255A设立工作方式，8255A控制口地址为00C6H。规定端口A工作在方式1，输入；端口B工作在方式0，输出；端口C高4位配合端口A工作；低4位为输入。答： MOV DX，00C6HMOV AL，0B1H ;取方式选取控制字为B1H(10110001B)或B9HOUT DX，AL设8255A4个端口地址为00C0H，00C2H，00C4H，00C6H，规定用置1/置0方式对PC6置1，对PC4置0。答： MOV DX，00C6HMOV AL，0DH ;对PC6置1控制字为0DHOUT DX，ALMOV AL，08H ;对PC4置0控制字为08HOUT DX，AL8255A在方式0时，如进行读操作，CPU和8255A分别要发什么信号？对这些信号有什么规定？据此画出8255A方式0输入时序。答：1.CPU要发、、A2、A1四个信号，8255A要发数据信号D7~D0。2.对信号规定如下：CPU在发出读信号前，先发出地址信号。且在整个读出期间，地址信号保持有效。输入数据必要保持到读信号结束后才消失。规定读脉冲宽度至少为300ns。3.8255A方式0输入时序见书256页图6.24所示。8255A在方式0时，如进行写操作，CPU和8255A分别要发什么信号？画出这些信号之间时序关系。答：1.CPU要发、、A2、A1控制和地址信号及D7~D0数据信号，8255A输出数据到外设。2.8255A方式0输出时序见书257页图6.25所示。8255A方式0普通使用在什么场合？在方式0时，如要使用应答信号进行联系，应当怎么办？答：1.方式0普通使用在同步传送和查询式传送中。2.将端口A和端口B作为数据端口，把端口C4个数位规定为输出口，用来输出某些控制信号，而把端口C此外4位规定为输入口，用来读入外设状态。8255A方式1有什么特点？参照教材中阐明，用控制字设定8255AA口工作于方式1，并作为输入口；B口工作于方式1，并作为输出口，用文字阐明各个控制信号和时序关系。假定8255A端口地址为00C0H，00C2H，00C4H，00C6H答：1.方式1有如下特点：端口A和端口B可分别作为两个数据口工作于方式1，并且任何一种端口可作为输入或输出口。若只有一种端口工作于方式1，则端口C有三位被规定配合其工作，别的共13位可工作于方式0。若两个端口都工作于方式1，则端口C有6位被规定配合其工作，端口C所剩2位仍可作为输入或输出。2.控制字为10110100B=B4H。MOV DX，00C6HMOV AL，0B4H ;取方式选取控制字为B4H(10110100B)OUT DX，AL3.方式1输入口A口各个控制信号和时序关系如下：当外设来输入数据浮现之后，接着就到，其宽度至少规定为500ns。过tSTB时间后，IBFA有效，它可供CPU查询，为CPU工作于查询方式提供了条件。结束后，过tSIT时间，便会发出INTRA，为CPU工作于中断方式输入数据提供了条件。当CPU发出有效后，过tRIT时间，INTRA被清除。在结束之后，数据已经读到CPU寄存器中，通过tRIB时间，IBFA变低，从而可开始下一种数据输入过程。4.方式1输出口B口各个控制信号和时序关系如下：方式1输出端口普通用于中断方式与CPU相联系。CPU响应中断后，便往8255A输出数据，并发出。上升沿一方面清除中断祈求信号INTRB，表达CPU响应了中断；另一方面，使有效，告知外设接受数据。在CPU发出后tWB时间后，数据就出当前端口输出缓冲器中。当外设接受数据后，发一种信号。一方面使无效，表达数据已经取走，当前输出缓冲区为空；另一方面，又使INTRB有效，申请中断，从而可以开始一种新输出过程。8255A方式2用在什么场合？阐明端口A工作于方式2时各信号之间时序关系。答：1.方式2应用于分时工作双向外设(输入输出设备)连接。2.端口A工作于方式2时各信号之间时序关系如下：对于方式2输出过程：CPU响应中断，并往8255A输出一种数据，并使有效。一方面清除INTRA信号，另一方面使有效。外设收到后，发出信号，使8255A输出锁存器打开，从而数据便出当前8255A与外设之间数据连线上。信号也使信号无效，从而可开始下一种数据传播过程(输入或输出)。对于方式2输入过程：当外设往8255A送来数据时，也一起来到，使数据锁存到8255A输入锁存器中，从而使IBFA有效。在结束时，便发出INTRA祈求。在CPU响应中断进行读操作时，会使有效将数据从8255A读到CPU中，于是IBFA又变为无效，INTRA也被清除。第七章中断控制器、DMA控制器和计数器/定期器8259A初始化命令字和操作命令字有什么差别？它们分别相应于编程构造中哪些内部寄存器？答：1.8259A初始化命令字是计算机系统启动时，由初始化程序设立。初始化命令字一旦设定，普通在系统工作过程中就不再变化。操作命令字则是由应用程序设定，它们用来对中断解决过程作动态控制，在一种系统运营过程中，操作命令字可以多次设立。2.初始化命令字相应于编程构造ICW1、ICW2、ICW3、ICW4共4个寄存器。操作命令字相应于编程构造OCW1、OCW2、OCW3共3个寄存器。8259A中断屏蔽寄存器IMR和8086/8088CPU中断容许标志IF有什么差别？在中断响应过程中，它们如何配合起来工作？答：1.若IMR某位为0则该位相应引腿上中断祈求未加屏蔽，让它通过而进入中断优先级裁决器作裁决。若IMR某位为1则屏蔽该位相应引腿上中断祈求，不让它进入中断优先级裁决器。而8086/8088CPU中断容许标志IF为1则容许INTR引腿进入中断，IF为0则屏蔽INTR引腿进入中断。与8259AIMR位为0为1正好相反。2.在中断响应过程中，IMR用于对外设向8259A发中断申请容许/屏蔽，而CPUIF用于对8259A由INT向CPUINTR引腿发中断申请容许/屏蔽。8259A全嵌套方式和特殊全嵌套方式有什么差别？各自用在什么场合？答：1.全嵌套工作方式，只有更高档中断祈求来届时，才会进行嵌套。而特殊全嵌套方式则能被同级和高档中断祈求所嵌套。2.全嵌套方式用于单片8259A场合。特殊全嵌套方式用于多片8259A系统。8259A优先级循环方式和优先级特殊循环方式有什么差别？答：在优先级特殊循环方式中，一开始最低优先级是由编程拟定，从而最高优先级也由此而定。而优先级自动循环方式初始优先级队列为IR0~IR7。8259A特殊屏蔽方式和普通屏蔽方式相比，有什么不同之处？特殊屏蔽方式普通用在什么场合？答：1.在特殊屏蔽方式中用OCW1对屏蔽寄存器中某一位进行置位时，就会同步使ISR中相应位自动清0。而普通屏蔽方式对OCW1操作不影响ISR中各位状态。2.特殊屏蔽方式用于中断解决程序中，以开放比自身优先级较低中断祈求。8259A有几种结束中断解决方式？各自应用在什么场合？除了中断自动结束方式以外，其她状况下如果没有在中断解决程序中发中断结束命令，会浮现什么问题？答：1.8259A有三种结束中断解决方式。2.中断自动结束方式用于只有一片8259A，并且各种中断不会嵌套状况。普通中断结束方式用在全嵌套状况下及多片8259A级联系统中。特殊中断结束方式用于循环优先级8259A中。3.不发中断结束命令会使8259A以为该中断未结束，从而挡住了低优先级中断被响应，即中断控制功能不正常。8259A引入中断祈求方式有哪几种？如果对8259A用查询方式引入中断祈求，那会有什么特点？中断查询方式用在什么场合？答：1.引入中断祈求方式有：边沿触发方式、电平触发方式、中断查询方式三种。2.中断查询方式特点：设备依然通过往8259A发中断祈求信号规定CPU服务，但8259A不使用INT信号向CPU发中断祈求信号。CPU内部中断容许触发器复位，因此禁止了外部对CPU中断祈求。CPU要使用软件查询来确认中断源，从而实现对设备中断服务。3.中断查询方式普通用在多于64个中断场合，也可以用在一种中断服务程序中几种模块分别为几种中断设备服务状况。8259A初始化命令字有哪些？它们各自有什么含义？哪几种应写入奇地址？哪几种应写入偶地址？答：1.8259A初始化命令字有ICW1、ICW2、ICW3、ICW4共四个。2.ICW1——芯片控制初始化命令字。ICW2——设立中断类型码初始化命令字。ICW3——标志主片/从片初始化命令字。ICW4——方式控制初始化命令字。3.ICW2、ICW3、ICW4必要写入奇地址端口中。4.ICW1必要写入偶地址端口中。8259AICW2设立了中断类型码哪几位？阐明对8259A分别设立ICW2为30H、38H、36H有什么差别？答：1.8259AICW2设立了中断类型码高5位。低3位中断类型码相应引入中断引腿号。2.当设立ICW2为30H和36H时，完全相似。相应8个中断类型码为30H~37H。而设立ICW2为38H时，相应8个中断类型码为38H~3FH。8259A通过ICW4可以给出哪些重要信息？什么状况下不需要ICW4？什么状况下要设立ICW3？答：1.当SFNM=1则为特殊全嵌套方式；BUF=1则为缓冲方式；若为缓冲方式(BUF=1)则M/=1表达本片为主片，M/=0为从片；AEOI=1则设立为中断自动结束方式。当PM=1表达8259A当前所在系统为8086/8088系统，反之PM=0则为8080/8085系统。2.当ICW1D0为IC4=0时，不需要用ICW4。3.当ICW1D1为SNGL=0时，需要设立ICW3。试按照如下规定对8259A设立初始化命令字：系统中有1片8259A，中断祈求信号用电平触发方式，下面要用ICW4，中断类型码为60H、61H……67H，用特殊全嵌套方式，不用缓冲方式，采用中断自动结束方式。8259A端口地址为90H、92H。答： MOV AL，1BH ;ICW1命令字为00011011B=1BHOUT 90H，AL ;ICW1送偶地址端口MOV AL，60H ;ICW2命令字为60HOUT 92H，AL ;ICW2送奇地址端口MOV AL，13H ;ICW4命令字为00010011B=13HOUT 92H，AL ;ICW4送奇地址端口如何用8259A屏蔽命令字来禁止IR3和IR5引腿上祈求？又如何撤销这一禁止命令？设8259A端口地址为90H、92H。答：1. CLIIN AL，92H ;(AL)←(IMR)OR AL，28H ;禁止IR3和IR5引腿上中断祈求OUT 92H，AL ;OCW1送奇地址端口STI2. CLIIN AL，92H ;(AL)←(IMR)AND AL，0D7H ;容许IR3和IR5引腿上中断祈求OUT 92H，AL ;OCW1送奇地址端口STI试用OCW2对8259A设立中断结束命令，并使8259A按优先级自动循环方式工作。答： MOV AL，0A0H ;OCW2命令字为10100000B=A0H，满足上述规定OUT PORT0，AL ;OCW2送偶地址端口用流程图来表达特殊全嵌套方式工作过程。设主程序运营时先在IR2端有祈求，接着IR2端又有祈求，而此时前一种IR2尚未结束，日后IR3端有祈求，再日后IR1端有祈求。答：流程图如下页所示：阐明特殊屏蔽方式用法。为什么要用“或”办法来设立屏蔽字？答：1.某一中断服务程序先用OCW3命令字(ESMM=1，SMM=1)使8259A工作在特殊屏蔽方式，再用OCW1对IMR中本中断相应位进行置位，就可以使系统除了对本级中断外，响应其她任何未被屏蔽中断祈求。中断解决结束时，用OCW1撤销前面设立屏蔽位，并用OCW3撤销了特殊屏蔽方式。8259A又按照原优先级方式工作。2.用“或”办法来设立屏蔽字可以不影响其她位屏蔽状态。初始化主程序开中断IR2祈求中断开中断开中断初始化主程序开中断IR2祈求中断开中断开中断IR2又有中断IR2'中断解决程序IR2中断解决程序IR3中断祈求IR1中断祈求开中断关中断中断结束命令IR1中断解决程序开中断中断返回关中断中断结束命令开中断中断返回关中断中断结束命令开中断中断返回关中断中断结束命令开中断中断返回IR3中断解决程序┆┆答：从片INT输出接主片IR0~IR7某一输入端；主片CAS2~CAS0接从片CAS2~CAS0；主片和从片连在一起接CPU输出端；主片和从片、、D7~D0也都连在一起和CPU、、DB7~DB0连接；主片和从片A0连在一起接系统总线AB1上；主片/接数据驱动器端，从片/接地；主片和从片各自接在地址译码器一种输出端上。试阐明在DMA方式时内存往外设传播数据过程。答：当一种接口要由内存往其输出数据时，就往DMA控制器发一种DMA祈求；DMA控制器接到祈求后来，便往控制总线上发一种总线祈求；若CPU容许让出总线便发出一种总线容许信号；DMA控制器接到此信号后，就将地址寄存器内容送到地址总线上，同步往接口发一种DMA回答信号并发一种I/O写信号和一种内存读信号；内存接到读信号后将数据送到数据总线，I/O写信号将数据送到接口，并撤除DMA祈求信号，于是DMA控制器地址寄存器内容加1或减1，计数器值减1，并且撤除总线祈求信号，就完毕了对一种数据DMA输出传播。对一种DMA控制器初始化工作涉及哪些内容？答：①将数据传播缓冲区起始地址或者结束地址送到地址寄存器中；②将传播字节数或字数送到计数器中。③通过模式寄存器设立工作方式等。DMA控制器8237A什么时候作为主模块工作？什么时候作为从模块工作？在这两种状况下，各控制信号处在什么状态，试作阐明。答：1.在外设向8237A发DMA祈求，8237A向CPU发总线祈求得到CPU总线容许时，获得了总线控制权就作为总线主模块工作。2.当CPU把数据送到8237A寄存器或者从8237A寄存器取出时，8237A就象I/O接口同样作为总线从模块工作。3.主模块工作时控制信号：DREQx有效，HRQ高，HLDA高，DACKx有效，AEN高，、或、有效，16位地址送地址总线。从模块工作时控制信号：和HRQ为低，A3~A0为某一拟定值，或有效。8237A有哪几种工作模式？各自用在什么场合？答：1.8237A有4种工作模式：单字节传播模式、块传播模式、祈求传播模式、级联传播模式。2.单字节传播模式用于单个字节DMA输入/输出；块传播模式用于持续进行各种字节传播；祈求传播模式用于受接口控制持续字节传播；级联传播模式用于多片主从式DMA系统中主片