2024年大学试题(计算机科学)-VHDL语言笔试历年真题荟萃含答案

2024年大学试题(计算机科学)-VHDL语言笔试历年真题荟萃含答案（图片大小可自由调整）第1卷一.参考题库(共30题)1.1_Digital标识符合法吗？否，/12@+/呢？（）。2.12_bit标识符合法吗？3.请列出三个VHDL语言的数据类型，如实数、位等、（）。4.根据已给出的二-十（BCD）进制优先权编码器功能表，试写出其VHDL程序。 5.编写一个数值比较器VHDL程序的进程（不必写整个结构框架），要求使能信号g低电平时比较器开始工作，输入信号p=q，输出equ为‘0’，否则为‘1’。6.端口模式有哪几种？buffer类型与inout类型的端口有什么区别？7.<=是小于等于关系运算符，又是（）操作符。8.指出下面的实体描述中存在的四处语法错误并改正。 9.结构体有三种描述方式，分别是（）、行为、和结构化。10.根据已给出的全加器的VHDL程序，试写出一个4位逐位进位全加器的VHDL程序。11.进程执行的机制是敏感信号（）。12.用IF语句编写一个四选一电路，要求输入d0～d3,s为选择端，输出y。13.三态门电原理图如右图所示，真值表如左图所示，请完成其VHDL程序构造体部分。 14.请简述自上至下硬件电路设计方法的基本过程。15.表示‘0’‘1’；两值逻辑的数据类型是bit（位），表示‘0’‘1’‘Z’等九值逻辑的数据类型是std_logic（标准逻辑），表示空操作的数据类型是（）。16./=是（）操作符，功能是在条件判断是判断操作符两端不相等。17.8digital标识符合法吗？18.进程必须位于（）内部，变量必须定义于（）内部。19.进程语句是设计人员描述结构体时使用最为频繁的语句，简述其特点。20.一个最简单的VHDL语言由哪几部分组成？请简述各部分的主要功能。21.简述CPLD与FPGA的异同。22.VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体23.结构体的描述方式有几种方式？各有什么特点？24.进程的敏感信号表具有什么作用？列出敏感信号时应注意什么？25.简述如何利用计数器精确控制时序。26.简述VHDL语言与计算机语言的差别。27.设D0为’1’，D1为’0’，D2为’1’，D3为’0’，D3&D2&D1&D0的运算结果是“0101”，D1&D2&D3&D4的运算结果是“（）”。28.VHDL的客体，或称数据对象包括了常数、（）和（）。29.表达式C<=A+B中，A、B、C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算？说明原因和解决方法。30.编写一个4位加法计数器VHDL程序的进程（不必写整个结构框架），要求复位信号reset低电平时计数器清零，变高后，在上升沿开始工作；输入时钟信号为clk，输出为q。第1卷参考答案一.参考题库1.参考答案:合法2.参考答案:不合法3.参考答案:位矢量，字符，布尔量4.参考答案: 5.参考答案: 6.参考答案: Out,in,inout,buffer out(输出):只能被赋值，用于不能反馈的输出； in(输入):只能读，用于时钟输入、控制输入单向数据输入； inout(输入输出):既可读又可被赋值，被读的值是端口输入值而不是被赋值，作为双向端口。 buffer(缓冲):类似于输出，但可以读，读的值是被赋值，用做内部反馈用，不能作为双向端口使用。7.参考答案:赋值运算8.参考答案: 9.参考答案:数据流10.参考答案: 11.参考答案:发生跳变12.参考答案: 13.参考答案: 14.参考答案:规格设计；行为级描述；行为级仿真；RTL级描述；RTL级仿真；逻辑综合、优化；门级仿真、定时检查；输出门级网络表。15.参考答案:NULL16.参考答案:不相等17.参考答案:不合法18.参考答案:结构体；进程/包/子程序19.参考答案: 它可以与其它进程并发执行，并可存取结构体或实体中所定义的信号； 进程结构中的所有语句都是按顺序执行的； 为了启动进程，在进程结构中必须包含一个显式的敏感信号量表或者包含一个wait语句； 进程之间的通信是通过信号量的传递来实现的。20.参考答案:有实体说明和构造体两部分组成。实体说明部分规定了设计单元的输入、输出接口信号或引脚，而构造体部分定义了设计单元的具体构造和操作（行为）。21.参考答案: CPLD是基于乘积项技术构造的可编程逻辑器，不需要配置外部程序寄存芯片 FPGA基于查找表技术构造的可编程逻辑器，需要配置外部程序寄存芯片。22.参考答案:正确23.参考答案: 1.行为描述方式：只需描述输入与输出的行为，不关注具体的电路实现，一般通过一组顺序的VHDL进程来反映设计的功能和算法； 2.数据流描述方式：这种描述将数据看成从设计的输入端到输出端，通过并行语句表示这些数据形式的改变，即信号到信号的数据流动的路径和形式进行描述； 3.结构描述方式：多用在多层次的设计中，通过调用库中得元件或已经设计好的元件，进行组合来完成实体功能的描述，它只表示元件和元件之间的互连.24.参考答案:敏感信号表中有多个敏感信号时，其中任一个信号的变化都会引起进程启动，写敏感信号表时，尽量将在进程中被读取的信号列全。若无敏感信号表，就必须放一个WAIT语句在进程内作为进程启动语句25.参考答案: 只要知道晶振频率f，即可知道周期T＝1/f； 使用一个计数器，可以通过计数值n，精确知道当计数值为n时消耗的时间t＝nT； 上例中以n为控制条件，可以控制其它信号在某时刻变高，某时刻变低，从而产生精确时序； 26.参考答案: 运行的基础 –计算机语言是在CPU＋RAM构建的平台上运行 –VHDL设计的结果是由具体的逻辑、触发器组成的数字电路 执行方式 –计算机语言基本上以串行的方式执行 –VHDL在总体上是以并行方式工作 验证方式 –计算机语言主要关注于变量值的变化 –VHDL要实现严格的时序逻辑关系27.参考答案:101028.参考答案:变量variable；信号signal29.参考答案:不能直接进行加法运算。因为+号只能对整数类型进行直接相加，如果要对STD_LOGIC_VECTOR数据类型进行+法操作，需要调用运算符重载，即在程序的开头打开IEEE.STD_LOGIC_UNSIGNED.ALL程序包，或者把STD_LOGIC_VECTOR数据类型改为整数类型。30.参考答案: 第2卷一.参考题库(共30题)1.VHDL程序的基本结构包括库、（）、实体和结构体。2.VHDL语言的变量和信号有什么区别？3.用IF语句编写一个二选一电路，要求输入a、b,sel为选择端，输出q。4.进程设计要点是什么?5.VHDL语言中std_logic类型取值（）表示高阻，取值‘X’表示不确定。6.信号的代入通常用（），变量用（）。7.一个信号处于高阻（三态）时的值在VHDL中描述为（）。8.传统的系统硬件设计方法是采用自上而下（topdown）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自下而上（bottomup）的设计方法。9.任何时序电路都以（）为驱动信号，时序电路只是在时钟信号的边沿到来时，其状态才发生改变。10.VHDL程序的基本结构至少应包括（）、结构体两部分和对库的引用声明。11.简述VHDL程序的基本结构。12.VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。13.并置运算符&的功能是（）。14.一个VHAL程序中仅能使用一个进程（process）语句。15.VHDL是否区分大小写？16.（）语句各条件间具有不同的优先级。17.（）状态机输出只依赖于器件的当前状态，与输入信号无关。18.请分别列举一个常用的库和程序包（）、useieee.std_logic_1164.all。19.简述实体端口的模式。20.根据下表填写完成一个3-8线译码器的VHDL程序。 21.VHDL程序的基本结构至少应包括实体、（）两部分和对库的引用声明。22.请列举三种可编程逻辑器件：EEPROM、（）、FPGA。23.判断CLK信号上升沿到达的语句是（）.24.图中给出了4位逐位进位全加器，请完成其VHDL程序。 25.digital__8标识符合法吗？26.VHDL语言构造体的描述方式有哪几种？试述各自的特点。27.简述moore状态机和mealy状态机的区别。 28.若某变量被定义为数值型变量，未赋初始值时默认值为‘0’。29.一个完整的VHDL语言程序通常包含（），结构体（architecture），配置（configuration），包集合（package）和库（library）5各部分。30.整型对象的范围约束通常用（）关键词，位矢量用downto/to关键词。第2卷参考答案一.参考题库1.参考答案:程序包2.参考答案: 1，信号赋值是有一定延迟的，而变量赋值是没有延迟的， 2，对于进程语句来说，进程只对信号敏感，而不对变量敏感 3，信号在莫一时刻除了具有当前值外，还有一定的历史信息，而变量在某一时刻只包含一个值， 4，信号可以是多进程的的全局信号，而变量只在定义它的过程，函数，和进程中可见， 5，信号时硬件中连线的抽象描述，其功能是保存变化的数据值和连接子元件，信号在元件的端口连接元件，变量在硬件中没有类似的对应关系，主要应用于高层次的建模中。3.参考答案: 4.参考答案: PROCESS为一无限循环语句 PROCESS中的顺序语句具有明显的顺序/并行运行双重性进程内部只能加载顺序语句，但进程本身是并行语句出现在结构体中，它与其他并行结构或进程之间在结构体中是并行运行的 进程语句本身是并行语句一个进程中只允许描述对应于一个时钟信号的同步时序逻辑 进程必须由敏感信号的变化来启动敏感信号表中有多个敏感信号时，其中任一个信号的变化都会引起进程启动，写敏感信号表时，尽量将在进程中被读取的信号列全。无敏感信号表，就必须放一WAIT语句在进程内作为进程启动语句信号是多个进程间的通信线在结构体中多个进程可以并行运行，多个进程之间的通信是通过信号来实现。因此，在任一进程的进程说明部分不允许定义信号5.参考答案:‘Z’6.参考答案:<=；:=7.参考答案:‘Z’8.参考答案:错误9.参考答案:时钟10.参考答案:实体11.参考答案: 库libraryieee; 程序包useieeestd_logic_1164.all; 实体entity 实体名is 结构体architecture 结构体名of 配置12.参考答案:错误13.参考答案:把多个位或位向量合并为一个位向量14.参考答案:错误15.参考答案:不区分16.参考答案:IF17.参考答案:Moore18.参考答案:libraryieee19.参考答案: 输入（Input）：clk、reset、en、addr等 输出（Output）：输出信号，不能内部引用 双向（Inout）：可代替所有其他模式，用于设计双向总线 缓冲（Buffer）：与Output类似，但允许该管脚名作为一些逻辑的输入信号20.参考答案: 21.参考答案:结构体22.参考答案:GAL23.参考答案:ifclk’eventandclk=‘1’then24.参考答案: 25.参考答案:不合法26.参考答案: 1，行为描述：采用进程语句，顺序描述被称为设计实体的行为， 2，数据流描述（寄存器传输描述）：采用进程语句。顺