数字技术PCB设计规范

数字技术RRU室PCB设计标准简要一、标准目的及适用范围……….1根本标准内容2-1、PCB板材简单介绍及选材要求…………….12-2、根本设计要求………..…….1-2布局布线设计标准4-1，元件布局要求………………2-44-2，布线根本设计要求…………………..…..…4-94-3，电磁兼容〔EMC〕与高频电路设计建议标准………………...………..9-13热设计要求………………...…………….13-14生产工艺要求6-1，拼板工艺与MARK点的设计…………..14-176-2，可测试性设计要求…………………….…17-186-3，丝印要求………………..........186-4，GERBER光绘文件输出…………………18-19PCB设计前所需资料………………….……19附录1、Protel99SE中原理图与PCB文件比拟电气网络表的方法图示……..20-22附录2、Protel99SE转GERBER文件的方法图示……………23-25附录3、GERBER文件名后缀与PCB各层文件名对应表...……………..………26数字技术PCB设计标准标准目的及适用范围标准数字产品的PCB工艺设计，规定PCB工艺设计的相关参数，使得PCB的设计满足可生产性、可测试性、安规、EMC、EMI等的技术标准要求，在产品设计过程中构建产品的工艺、技术、质量、本钱优势。本标准适用于现研发中心所有数字电路的PCB设计。本标准之前的相关标准、标准的内容如与本标准的规定内容相抵触的，以本标准为准。根本标准内容2-1、PCB板材简单介绍及选材要求目前可供选用的板材很多，有代表性的常用板材有：环氧树脂玻璃布层压板FR4、改性环氧树脂S1139、多脂氟乙烯PTFE、聚四氟乙烯玻璃布F4等。它们使用的场合不同，如FR4用于1GHz以下混合信号电路、改性环氧树脂S1139用于622Mb/s以上的光纤通信产品和1G以上3GHz以下的小信号微波收发信机、多脂氟乙烯PTFE多用于多层高频电路板、聚四氟乙烯玻璃布纤维F4用于微波电路双面板等。由于FR4板材易加工、本钱低、便于层压，所以得到广泛应用。我司所设计产品如无特殊要求均以FR4板材为主，介电常数在4.2-5.4之间，以4.3作为计算参考指标。PCB板厚常用有2.0mm、1.6mm、1.2mm、1.0mm、0.8mm等，我司以1.6mm和2.0mm最为常用。如无特殊要求PCB板厚选材以八层板2.0mm、四层或六层1.6mm为主。同时应在PCB加工要求中注明厚度公差，普遍为±10％，如有板厚确定PCB的外表处理镀层，例如喷锡、镀金、抗氧化、是否无铅工艺等，并在加工要求中注明。2-2、根本设计要求目前一般PCB生产厂家能制作的最小线宽/线距为4mil/4mil。但为了提高成板率，降低生产本钱，非特殊情况〔如BGA芯片脚距<0.8mm受限时〕不建议使用此最小要求，局部区域〔如BGA芯片脚距=0.8mm受限时〕最小线宽/线距为5mil/5mil。其他设计区域最小线宽/线距应不小于6mil〔0.15mm〕/6mil(0.15mm)。单位mm和mil换算时以不超过±5％为标准。印制板导线的最小宽度主要由导线与绝缘基板间的粘附强度(制作厂家的工艺水平)和流过它们的电流值决定，只有足够线宽才能保证电路平安稳定的工作。下表为工作电流对应线宽的一般要求(按走线的最小线宽处计算)：电流大小要求线宽备注<10mA最小设计线宽或0.2mm0.2mm以下尽量局部设计10mA-50mA≥0.3mm50mA-100mA≥0.4mm100mA及以上≥0.5mm每增加200mA线宽增加0.1mm注:当电流大于1.5A时可以设计搪锡道或用敷铜增加走线带载能力，搪锡道的宽度一般为0.5-1.0mm为好,并且搪锡道总宽度某些元器件或导线之间可能有较高的电位差，为防止放电引起意外短路，应加大它们之间的距离，带高电压的元器件应尽量布置在使用和调试时手不易接近的地方。下表为相邻走线电压差对应线间距的一般要求：相邻走线的电压差要求线间距备注0-6V最小设计线宽或0.2mm0.2mm以下尽量局部设计6-15V≥0.3mm15-50V≥0.4mm50-100V≥0.5mm压差大于50V需用防火板材100V以上按电路安规要求设计假设间距不够需开槽布局布线设计标准3-1、元件布局要求制成板的元件布局应能保证制成板的加工工序合理，以便于提高制成板加工效率和直通率，PCB布局选用的加工流程应使加工效率最高。同时PCB布局不仅直接关系到所设计电路的电气性能，也影响到电路本身的干扰与抗干扰能力。因此，PCB设计时合理的布局显得十分重要，应当从机械结构、散热、电磁干扰、将来布线的方便性、可生产性、可测试性等方面综合考虑。3-1-1、3-1-2、器件布局要整体考虑单板与单板、单板与结构件的装配干预问题，尤其是高器件、立体装配的单板等。同时应考虑尽量不要太靠近机箱壁，以防止将PCB安装到机箱时损坏器件。特别注意安装在PCB边缘的，在冲击和振动会产生轻微移动或没有巩固外形的器件：如立装电阻、无底座电感等，假设无法满足上述要求，3-1-3、金属壳体器件与金属件的排布应在空间上保证与其他器件的距离满足安规要求。蜂鸣器应远离柱式电感和其它电感性元器件，以免发音失真。电缆和周围器件之间要留有一定的空间，否那么电缆的折弯局部会压迫并损坏周围器件及其焊点。3-1-4、安装孔的禁布区内部不能有器件和走线〔不包括安装孔自身的走线和铜箔〕3-1-5、设计和布局PCB时应尽量允许器件过波峰焊接。选器件时尽量少选不能过波峰焊接的器件，另外放在焊接面的器件应尽量少而小，以减少手工焊接。非后焊元件其塑料材质的热变形温度(Td)须≥3-1-6、两面均需过回流焊的PCB的BOTTOM面要求无大体积、太重的表贴器件，以防止器件脱落或虚焊。管脚间距假设≤0.65mm,或管脚数大于16个的IC非特殊情况3-1-7、其次，根据电路功能分成不同的单元模块，按照信号流向确定各个模块的位置，使信号尽量保持一致的方向。以各个模块的主芯片为中心，围绕它进行布局，尽量按照连线最短、环路最小的原那么均匀、整齐地排列。对于一些通断时电流变化较大的器件〔如DDR、SDR等〕应尽可能靠近相应主芯片。同时需注意：信号输入输出端口尽量远离；干扰源与敏感器件尽量远离；电源去藕电容应尽量靠近电源管脚。3-1-8、布局时应考虑器件间平安间距适合各种生产工艺。1，相同类型器件间距焊盘间距L〔mm/mil〕器件本体间距B〔mm/mil〕最小间距推荐间距最小间距推荐间距06030.76/301.27/500.76/301.27/5008050.89/351.27/500.89/351.27/5012061.0/401.27/501.0/401.27/50﹥12061.0/401.27/501.0/401.27/50SOT封装1.0/401.27/501.0/401.27/50钽电容3216、35281.0/401.27/501.0/401.27/50钽电容6032、73431.27/501.5/602/802.54/100SOP1.27/5015/60----------------------2，不同类型器件间距060308051206﹥1206SOT钽电容钽电容SOIC通孔06031.271.271.271.521.522.542.541.2708051.271.271.271.521.522.542.541.2712061.271.271.271.521.522.542.541.27﹥12061.271.271.271.521.522.542.541.27SOT封装1.271.271.271.271.522.542.541.27钽电容3216、35281.271.271.271.271.522.542.541.27钽电容6032、73431.271.271.271.271.521.522.541.27SOIC1.271.271.271.271.521.522.541.27通孔1.271.271.271.271.521.522.542.543，经常插拔器件或板边连接器等周围3mm范围内尽量不要布置SMD元件，以防止连接器插拔时产生的应力损坏器件。如下列图：3-1-9、PCB布局时应考虑到波峰焊时的走板方向，尽可能地保证多个引脚在同一直线上的器件如DIP封装、SOP封装以及大于0805的陶瓷电容等其轴线和波峰焊方向平行，以保证减少虚焊和阴影效应以及应力对元件的破坏；较轻的器件如0603、0805、贴片二〔三〕极管、小功率插装电阻等应使其轴线和波峰焊方向垂直3-1-10、为防呆设计，相同规格的插座应尽量防止放置在PCB相邻或相近的地方。较重的器件在板上应该均匀分布，对于非传送边大于300mm的PCB，较重的器件不可以放在板中间，3-2，布线根本设计要求布线在PCB设计中是至关重要的步骤，所有的硬件电路设计理论最终必须通过PCB制成板得以实现并验证，布线的好坏将直接影响到整个系统的性能。3-2-1、制定必要的、适合的布线规那么〔使用层面、各组线宽、线间距、过孔组3-2-2、板框及所有机械孔必须放置在机械一层〔Mechanical1〕。3-2-3、设置适宜的层叠结构方式，层叠结构原那么上要对称分布，以免不均衡导致制成板变形布线层至少与一个平面层相邻；重要信号层必须与地层相邻；电源平面尽量靠近接地平面。以下是几种供参考的层叠模版：注：以下层叠结构适用于TOP层为主元件面。如果BOT层为主元件面那么必须将层叠配置进行对调，保证与主元件面相邻的平面层是地平面层。四层板〔全数字信号〕四层板〔模数混合信号〕六层板〔全数字信号〕六层板〔模数混合信号〕八层板〔全数字信号〕八层板〔模数混合信号〕3-2-4、把数字电路和模拟电路分开，有条件时可安排在不同层面，数字地、电源需与模拟地、电源分开最后接入公共点以降低相互的干扰；把高速、中速、低速电路尽量分开，走线3-2-5BGA外三圈尽量直接扇出不要过孔，内圈通过过孔扇出，过孔应打在底部焊球间隔区正中间，直径必须≤0.3mm，且制成板必须保证过孔100％绿油塞孔。同时应尽量以芯片中心为基准点分左上、左下、右上、右下四个方向呈辐射状扇出信号线，切忌在BGA内部兜圈子〔即使需拉等长线时亦不可在BGA内部绕线〕。尽量有规那么的拉线，确保地、电源有较充足的导通空间，同时尽量使BGA自身信号的干扰将到最低。除非电路板禁止双面贴片，否那么BGA的去藕电容必须放在BGA反面最靠近电源管脚的地方通过过孔相连接，确保最正确的去藕效果。3-2-6、金属外壳的元器件要注意外壳不要和PCB短路走其他的信号线或过孔〔除非是接地过孔〕，同时假设是金属外壳插件晶体，其插件面焊盘需设置得比焊接面焊盘小，以防止焊盘过大与金属外壳短路。另外必须加接地焊盘能使金属外壳有效接地。如下列图：3-2-7、对于过孔组尽量少用不同的孔径以减少生产制程的复杂性，推荐普通过孔组设置为0.3mm/0.5mm,BGA等受限区域可设置为0.254mm/0.45(0.4)mm,电源等过孔组设置为0.4mm/0.8mm或0.5mm/1.0mm。3-2-83-2-9、走线不可以走直角或锐角，需走135度或弧形转角。遵循3-2-10、信号，高频/低频，高压/低压等，不可相邻平行走线，以免产生串扰。相邻布线层走线角度不允许平行走线，最好是垂直或135度走线，以减少信号层之间的串扰和耦合。如下列图：3-2-11可防止应使其孔距尽量拉开，以免割断内电层或使其处与瓶颈现象。孔多而密时应注意不可使接到内电层的花孔处与“孤岛”或“瓶颈”现象。如下列图：3-2-12、贴片密管脚元件中如果相邻几个管脚网络相同，不能从焊盘中间直接短接，必须将连线引出在焊盘外边短接。以免维修时拖锡困难导致元件受损。如下列图，左边的短接方法不正确，应采取右边的短接方法。错误正确3-2-13、多层板设计时，如果电源种类较多但只采用一个电源层时，为防止电源层分割过细导致电源区域过小导致“瓶颈”现象，可以将小电流电源、非重要电源用足够承载相应电流的导线走在布线层，使重要的电源在电源层有足够大、平安的区域。3-2-14、3-2-15、为保证最正确的去藕效果，所有芯片的去耦电容应就近放置在电源管脚附近以0.3mm线宽最短的路径3-2-16焊盘脱落或线条断裂。如下列图：3-2-17、对于较大元件、活动元件(如按键,开关等)，要注意是否牢固，需在其焊脚加大铜箔面积3-3、电磁兼容〔EMC〕与高频电路设计建议标准构成电磁兼容问题的三个要素是：电磁干扰源、耦合途径、敏感设备。解决电磁干扰问题就必须从这三个方面入手，消除其中的一个。PCB的电磁干扰问题主要包括公共阻抗耦合、串扰、高频载流导线产生的辐射，以及印制线条对高频辐射的感应等。介绍EMC的资料很多，这里我们就PCB设计方向作一点简单的设计建议，主要从以下几个方面着手：3-3-1、元尽量选用外表贴装元件。外表贴装元件引脚几乎没有寄生感抗，有引脚元件有寄生效果，尤其在高频时，其引脚等效于一个小电感。即使必须使用插件器件，也要保证其露在空气中的引脚尽可能的短，以减小寄生感抗。尽量选用信号上升沿时间较长〔5ns以上〕的逻辑器件。以降低信号产生的高频成分。防止使用不必要的高逻辑电平。如能用5V时绝对不要用12V等。3-3-2、1、20H原那么所有具有一定电压的印制板都会向空间辐射电磁能量，为减少这个效应，印制板电源层的物理尺寸都应该比最靠近的接地层的物理尺寸小20H，其中H是这两个印制板之间的层间距。如下列图：在一定频率下，两个金属板的边缘会产生辐射，减小电源层的边界尺寸使其比接地层小，辐射也会随之减小。当尺寸较小20H时辐射强度能减小70％；当尺寸较小100H时辐射强度能减小98％。按照典型叠层方式电源层与地层层间距20H大概在3mm左右。事实上设计中因为叠层的关系电源层与地层层间距往往大于6mil，按20H来设计不太现实，可以按右上图方式将由电源孔的部位抠出来，尽量地使电源层边界变小。2、2W原那么当两条印制线间距较小时，两线间会发生电磁串扰，严重时会导致有关电路失常。为防止这种串扰，应保持敏感信号之间、敏感信号与非敏感信号之间线间距不小于二倍的印制线宽度，即2W〔W为印制线的宽度〕。并非所有的信号线之间均需遵守这个2W原那么，对于一些非敏感信号、低速信号线间距到达1W即可，不必要浪费更多的布线空间和本钱。而对于一些特别敏感的信号如时钟线、复位线等应酌情加大线间距，与其他信号尽量拉开距离。3-3-3、在电子设备中，接地是控制干扰的重要方法，公共阻抗耦合也主要表达在接地技术上。接地技术的目标是最小化接地阻抗，从而减少从电路返回到电源之间的接地回路的电势。接地的方式如下列图：一般来说，模拟低频电路采用单点接地方式，数字高频电路采用多点接地方式，其各自的接地应保持独立，最后接入公共地，所以布局时就要求按信号流向尽可能将电路模块化。在一个复杂的系统设计时，可能很难明确地将电路分开，此时要注意的是信号不可以跨分割区走线，尤其是跨地层分割区。一旦跨越了分割间隙布线，信号的回流路径将增大，电磁辐射和信号串扰都会急剧增加。如左下列图：此时应该尽量按照右上图所示的方法分割地，使信号从两个地连接的局部走线，同时地连接桥也能够为这些信号线提供所需要的回流路径，从而使形成的回路面积最小，降低电磁辐射。地线的分区是为了电路的抗干扰能力和降低电磁辐射，如果很难有效地将地线分区时，采取“分区而不分割”的原那么使用统一地，不可勉强分割地线而使信号〔尤其是高频信号〕跨分割区使其回路加大导致EMI问题。实际设计中有比上面更加复杂的信号系统时，尽量把电路分成数模两局部，而接地尽量用统一地，地的分区在A/D、D/A转换器底下〔如下列图〕。数字电路只在数字区域布线，模拟电路只在模拟区域布线，这样可以有效地防止数模之间的相互干扰。在设计后期，需要将板上没有用到的区域进行敷铜〔敷铜与走线、焊盘、过孔的间距推荐为0.5mm〕，同时应在空白区域多打一些过孔使各层的地线有效地就近连接，以此来提供更好的屏蔽和加强去藕能力。但要注意必须将敷铜连接到地，不然悬浮的铜箔将会等效为一个发射天线，从而引起EMI问题。另外注意的是，敷铜必须对印制板的TOP、BOT两面同时进行，以免基板受拉力不均而引起严重变形。对于防静电放电〔ESD〕敏感的电路设计中，外表的印制线都会成为接收ESD脉冲能量的天线，因此外表应尽可能少走线多铺地。特别是PCB边缘绝对不能走重要的信号线〔如时钟、复位、中断信号等〕，尽量采用地线屏蔽，在外围四周形成环形地通道，并适当多打过孔，使各层地线尽可能就近连接。同时环形地通道可以露铜喷锡，有必要时装上屏蔽罩。假设有ESD放电电弧的地方可用绝缘材料进行隔离，对ESD敏感的电路应尽量远离容易放电的区域。3-3-4、高速电路走线1、过孔。走高速信号线时须贴近地层布线，尽可能不要换层。如果换层不可防止，应尽量将过孔保持绝对的最少。对于高速并行走线(如数据线、地址线等)，应确保每根线上的过孔数目一致。2、走线转角不小于135度或用圆弧转角。敏感信号之间遵守2W原那么，局部信号〔如时钟、复位、中断〕最好用地线陪护，同时信号换层时陪护地线也必须跟着换层，而且地线过孔须靠近信号过孔、信号的起始和终结端附近过孔落地，为信号的回流提供最小的路径。3、高频分支线。尽量防止高速信号与敏感信号路径上使用信号分支，即使有须保持最短。特别是高频旁路电容尽量不能有分支。4、信号路径宽度从驱动到负载应该是个不变的常数，以免改变线宽造成阻抗不连续和信号产生反射。5、等长布线。对于高速信号为了减小同组信号之间的时序偏移，调节延时满足系统时序设计要求，就必须对信号进行等长布线〔俗称蛇行线〕。但是绕线是会破坏信号质量的，能防止那么需尽量防止。同时绕线时应尽量加大绕线区线间距，推荐不小于3W，比方信号线走0.15mm，那么线间距应不小于0.45mm。如下列图是一组数据总线的等长线：6、差分布线。现在高速电路中很多都用到差分信号，差分信号通过它们之间的相互耦合可完全抵消外界的噪声干扰以及有效抑制EMI。差分走线原那么上要求“等长、等距、尽量靠近”，但实际设计中要想同时满足这三个条件是不现实的，那么优先应考虑等长，线长不匹配会导致时序偏移，给差分信号引入共模成分降低差分信号质量。而相对来说，不等距引起的差分阻抗不连续对信号的影响会小很多。同时根据差分阻抗需求计算得到差分线对之间的线间距，并非一味的靠近。实际布线中尽量使差分线与其它的信号线的间距拉开一些，差分信号的两边走陪护地线，但差分线中间绝对不允许走地线。7，阻抗控制。高速电路中很多信号是要求阻抗控制的，一般高速总线和一些差分线在要求等长的同时也要求阻抗匹配、连续。信号线的阻抗跟信号线宽、铜箔厚度、层叠方式、介质厚度、介电常数有关，差分线另外还与线间距有关。相关计算方法参考下面的公式：Zo=〔60/(0.475*Dielectric+0.67)0.5〕*ln((4*LThickness)/(0.67*(0.8*TWidth+TThickness)))Zdiff=2*Zo(1-0.48*e(-0.96*TSpace/LThickness))Zo为单端阻抗，Zdiff为差分阻抗。涉及到的参数有TWidth：tracewidth线宽〔cm〕TThickness：tracethickness线厚〔cm〕1安士=0.003556cm=1.5milsTSpace：tracespace线距〔cm〕LThickness：layerthickness层厚〔cm〕指第一层到第二层〔地层〕的厚度。Dielectric：一般取4.3,视不同厂家提供参数为准e：自然常数2.718283-3-5晶体、晶振与时钟发生器应放置在与之相关的芯片最近的位置，使其时钟信号的连线最短，并且在其本体底下以及本体其他层面的阴影区都不可以布其它不相关的信号线，同时布在其附近时也要相应地拉开距离并用地线隔离。远离敏感电路。时钟线布线宽度应较其他数字信号线略粗，依具体情况，推荐宽度为8mil-12mil，时钟线走线的过程中应有地线一直陪护，线宽不要突变须保持一个常数，而且必须走在与地层相邻的布线层，最好不要有过孔，同时在其本体下面多打几个过孔多处与地进行良好连接。如果过孔不可防止应保证每根时钟线过孔数一致，同时换层应走在就近最正确的布线层上。对于差分信号的时钟对，如果需阻抗控制那么要计算其走线的线宽线距以及距离最近地平面的距离，同时应严格按照差分走线的要求进行布线，如果时钟对供应不同的芯片那么去到每个芯片的分支那么需尽量等长。下列图那么是一组时钟对的分支，因为去到另一个芯片的距离稍远，所以此处通过绕线使其与之等长：热设计要求产品设备内印制板的散热主要依靠空气对流，空气流动总是趋向阻力小的地方、热空气总是向上方流动。设计初期需要研究空气流动的路径，合理配置器件及布局，尽量有效地降低印制板电路、元器件的温升。4-1、印制板放置平面最好与风道保持平行，以有利于空气对流。如下列图：箭头所指为空气流动的方向4-2、发热量小或耐热性差的器件〔如小信号晶体管、小型IC、电解电容等〕放在冷空气入口处，发热量大或耐热性好的器件〔如功率晶体管、大型IC等〕放在热空气出口处。4-3、印制板水平放置时，大功率器件应尽量放在板子边缘；垂直时那么应尽量放在板子上方，以便缩短传热路径和减少这些器件工作时对其他器件的影响。4-4、温度敏感器件〔如电解电容、热敏电阻等〕应远离热源。在强制风冷情况下，温敏器件离热源距离要求不小于2.5mm；自然风冷情况下，温敏器件离热源距离要求不小于4mm。如因空间受限，那么必须通过温度测试保证温升在允许范围之内。4-5、较高的元件放置要考虑不可阻挡风道。散热器的放置须有利于对流，长行的散热器长边应与风道平行。4-6、大面积铜箔要求用“十”隔热带与焊盘相连接，以免散热过快导致焊盘焊接不良。如下列图。但要注意对于需要通过4A4-7、需过回流焊的0805及0805以下的片式元件两端焊盘应保证散热对称，同时连接焊盘的印制线应尽量不大于0.3mm，以防止器件过回流焊后出现偏位、立碑现象。生产工艺要求5-1、拼板工艺与MARK点的设计5-1-1、PCB尺寸设计。根据我司现有机器限制，PCB的长宽尺寸必须在L460*W400----L50*W30(mm)之间，厚度必须在0.5-4mm之间，否那么将无法生产。对于大于最大尺寸的PCB需要同生产部门或外协部门协商解决；5-1-2、PCB过炉传送边距板边最少有3mm〔推荐4mm5-1-3、如果有接插件端子超出板边那么需要增加工艺边，其宽度需大于端子超出板边的长度。当所需增加工艺边宽度超过10mm，考虑到本钱问题那么不加工艺边，改由生产做夹具加工。传送边方向上或PCB中间应尽量不要有空缺，假设有超过30*10mm5-1-4、5-1-5、为提高生产效率，在容许的最大PCB尺寸范围内，尽量将同一产品的整套PCB放在同一拼板，或同一种PCB尽量的多。但需注意的是5-1-6、如果5-1-7、如果板边.451.0—1.6mm0.5+/-0.1mm0—0.1mmV-CUT下分板刀要求的间隙计算公式为：D=0.27H+0.13TD组件HTPCB“V”cut刀5-1-8、如果PCB板的形状是”L”型或异型，拼板时一般是用邮票孔连接。在板边的邮票孔尽量靠近板边约3mm左右，板中间的邮票孔保持3-4个左右，邮票孔之间保存的“筋”尽量窄，大约0.5-0.6mm左右〔只要不影响PCB的冲孔〕，同一板上所有邮票孔需平行，不能有垂直，否那么不容易分板。邮票孔必须是非金属化镀通孔〔NPTH〕5-1-9、铜箔走线距板边最小距离不小于0.5mm。拼板后，在邮票孔和V-CUT的位置，走线距板边最小距离尽量不小于5-1-10、MARK点的设计。MARK点包括三种：单板MARK点、拼板MARK点、IC〔QFP、BGA等〕MARK点。需要SMT的PCB板必须设置MARK点，且每拼板应不少于2个。所有MARK点均需呈非对称放置。拼板MarkICMark单板MarkMARK点的设计要求：优选为直径1mm或1.5mm的实心圆裸铜形状，并在其同心的位置开直径3mm的绿油窗〔阻焊〕。如左下列图。IC〔QFP、BGA等〕MARK点假设空间不够绿油窗可以稍小，但必须大于2mm；单、拼板MARK点如果空间允许最好能加上同心直径3.0-3.MARK点中心距板边应不小于5mm，在PCB的位置周围3mm范围内不可有相似的pad和via。同时MARK点外表必须保证平整，绿油窗范围内不可以有其他走线及丝印，以保证反光度防止机器识别不良。原那么上每块单元板上应设置有MARK点，假设因空间受限，拼板PCB上的单元板可以不设置，但须保证拼板或拼板工艺边上有不少于2个MARK点。5-2、可测试性设计要求5-2-1、为确保ICT、FCT工装定位准确，每一测试板应有至少3个直径为2.5-5.0mm的非金属化镀通孔〔NPTH〕。同时应有5-2-2、测试点的形状采用圆形或正方形的无钻孔焊盘，尺寸不能小于1mm*1mm〔推荐尺寸1.5mm*1.5mm〕。如对插件器件〔如插座类〕管脚直接压针测试，其管脚间距必须是2.0mm或2.54mm的倍数。5-2-3、测试点的位置尽可能只在波峰焊接面均匀放置，以免双面压针增加测试难度。测试点到板边的距离应不小于3.0mm，到定位孔的距离应不小于1.0mm，同时相邻测试点的间距最好是2.0mm或2.54mm的倍数且边缘间距不得小于0.5mm5-2-4、对于间距小于2.0mm5-2-5、测试点应都有标注〔以TP1、TP2……5-2-6、一般一根测试针最大可承受2A电流，5-2-7、5-3、丝印要求5-3-1、所有元器件、安装孔、定位孔都必须有对应的元件位号丝印。但安装孔、定位孔制版时可以将位号隐藏。所有位号必须遵循从左到右、从下往上的原那么进行排列，空间受限时可用丝印线5-3-2、位号字符大小为清晰易辨，高度不得小于1.0mm〔推荐1.5mm〕,线宽不得小于0.1mm〔推荐0.15mm5-3-3、5-3-4、5-3-5、假设有必要，PCB上应有条形码丝印框〔大小为42mm*5-3-6、5-3-7、PAD白油5-3-85-3-95-4、GERBER光绘文件输出PCB设计完成DRC检查无误后，须进行原理图与PCB图的网络表比拟〔具体操作详见附录1〕，确保两者指标统一后才能进行光绘输出。输出给制板厂的资料必须是GERBER文件，以有利于公司的技术保密工作。以四层板为例需要输出的层面包括：顶层线路图〔TopLayer〕、底层线路图〔BotLayer〕、顶层丝印图〔TopOverLayer〕、底层丝印图〔BotOverLayer〕、顶层阻焊图〔TopSolderMask〕、底层阻焊图〔BotSolderMask〕、中间一层线路图、中间二层线路图、机械一层〔Mechanical1〕。四层板以上那么加上相应另外几个中间层的线路图即可。〔具体操作详见附录2〕。输出钢网菲林文件时只要顶层锡膏层〔TopPasteLayer〕、底层锡膏层〔BotPasteLayer〕。如果只做一层的钢网那么只输出相应的该层锡膏层；如果不用过波峰焊，最好将正反面双拼出板，可节省钢网费用〔参考6-1-4所示〕。对于PROTEL软件，GERBER输出文件后缀名中对于内电层无法分辨出到底是地层还是电源层，软件只能自动按照设计时设定的层叠顺序依次以*.GP1、*.GP2、*.GP3、*.GP4等来表示。为防止制板厂混淆层叠结构，PCB设计在最后敷铜前必须在板子的左下角〔如无空间，右下角亦可〕用数字1、2、3、4……表示各电气层的层叠顺序。如下列图：GERBER文件名后缀与PCB各层文件名对应表〔详见附录3〕。PCB设计前所需资料6-1、按原理图设计标准绘制的电路原理图。ERC检查无错误。6-2、标准库里没有封装的元器件的详细Datasheet。必须包含有封装尺寸图。6-3、关键元器件及关键电路的布板要求。须在原理图上标示或用WORD文档书面说明。6-4、结构资料。主元件面正面的电子文档〔比例1：1，*.dxf格式〕和正式打印图纸。图纸应包括以下资料：1、图纸须标示产品型号、板号、版本，如有板厚限制那么须提供板厚要求。2、板框尺寸、机械开孔、定位孔、安装孔以及安装螺钉尺寸〔如不标明那么默认为按直径3.0mm螺钉设计〕。3、须固定位置的元器件〔如对外接口等〕的位置坐标尺寸图。4、器件禁止放置区和器件限高区的位置坐标尺寸图。5、以板框左下角为基准点〔0，0〕，标示所有有关装配安装的相对坐标尺寸。单位必须是公制〔mm〕。6、其他特别要求。附录1Protel99SE中原理图与PCB文件比拟电气网络表的方法图示翻开原理图总图，执行Design/CreateNetlist….出现的对话框中选择下列图圈中的选项。点击OK将产生原理图总图的网络表〔格式为*.net〕。翻开DRC已确认无误的PCB文件，执行Design/NetlistManager….后单击对话框