微机原理212微处理器引脚

2.48086微处理器的引脚功能和工作模式最大模式和最小模式的概念8086的引脚信号和功能8086在最小模式下的系统配置8086在最大模式下的系统配置1、

8086的两种工作方式

最小模式：系统中只有8086一个处理器，所有的控制信号都是由8086CPU产生。

最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。2、8086CPU的引脚信号和功能

8086是16位CPU。它采用高性能的N—沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装。地址/数据复用端最大/最小模式选择端地址/状态复用端8086引脚分配图AD0INTRNMIAD15RDA16/S3BHE/S7READYA19/S6RESETMN/MXTESTCLK（RQ/GT0）/HOLD(RQ/GT1)/HLDA(LOCK)/WR(S2)/M/IO(S1)/DT/R(S0)/DENVCC(QS0)/ALEGND(QS1)/INTA

最小、最大模式下的共有引脚说明（1）

AD15～AD0(AddressDataBus)：

地址/数据复用信号，输出/双向端，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低16位A15～A0；在T2～T4状态（数据周期）AD15～AD0上是数据信号D15～D0。此外,AD0可做低8位数据选通端。

（2）A19/S6～A16/S3(Address/Status)：地址/状态复用信号，输出端。在总线周期的T1状态，A19/S6～A16/S3上是地址的高4位；在T2～T4状态，A19/S6～A16/S3上输出状态信息。S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS

S6=0，指示8086/8088当前与总线相连。

S5=1，当前允许可屏蔽中断请求

=0，当前禁止可屏蔽中断请求（3）BHE#/S7

(BusHighEnable/Status)：

数据总线高8位使能和状态复用信号，输出端。在总线周期T1状态，BHE#为低电平，表示数据线上高8位数据有效。在T2～T4状态，BHE#

/S7端输出状态信息S7。S7在8086中未定义。BHE#、AD0的代码组合和对应的操作

AD0对应的操作所用的管脚00从偶地址开始读/写一个字AD15～AD001从奇地址单元读/写一个字节AD15～AD810从偶地址单元读/写一个字节AD7～AD00110从奇地址开始读/写一个字（在第一个总线周期，传送低8位数据到AD15～AD8；第二个总线周期传送高8位数据到AD7～AD0）AD15～AD8AD7～AD0（4）RD#(Read)

读信号，三态输出，低电平有效，表示当前CPU正在读存储器或I／O端口。

（5）RESET

复位信号。由外部输入，高电平有效。RESET信号至少要保持4个时钟周期，CPU接收到该信号后，停止进行操作，并对标志寄存器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序，由此可见，采用8086CPU计算机系统的启动程序就保持在开始的存储器中。（6）INTR(InterruptRequest)

中断请求信号，由外部输入，电平触发，高电平有效。INTR有效时，表示外部设备向CPU发出中断请求，CPU在每条指令的最后一个时钟周期对INTR进行测试，一旦测试到有中断请求，并且当中断允许标志IF＝1时，则暂停执行下条指令转入中断响应周期。（7）NMI(Non—MaskableInterruptRequest)

不可屏蔽中断请求信号。由外部输入，边沿触发，正跳沿有效。CPU一旦测试到NMI请求信号，待当前指令执行完就自动从中断入口地址表中找到类型2中断服务程序的入口地址，并转去执行。（8）TEST#

测试信号。由外部输入，低电平有效。当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到TEST输入为低电平时，则转而执行WAIT的下一条指令。（9）READY

准备就绪信号。由外部输入，高电平有效，表示CPU访问的存储器或I／O端口已准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期Tw，直到READY信号有效为止。（10）MN/MX＃(Minimum/MaximumModeControl)

最大最小模式控制信号，输入。MN/MX＃＝1（＋5V），CPU工作在最小模式。MN/MX＃＝0（接地），CPU则工作在最大模式。

（11）

GND

地。（12)VCC

电源，接＋5V。（1）INTA#(InterruptAcknowledge)

中断响应信号。向外部输出，低电平有效，表示CPU响应了外部发来的INTR信号。（2）ALE(AddressLatchEnable)

地址锁存允许信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号，在总线周期的T1状态有效。最小模式引脚（3）WR#(Write)

写信号，三态输出，低电平有效，表示当前CPU正在写存储器或I／O端口。（4）M／IO#(Memory／IO)

存储器或I／O端口访问信号。三态输出，M／IO#为高电平时，表示当前CPU正在访问存储器，M／IO#为低电平时，表示当前CPU正在访问I／O端口。【注】8088的此引脚为M#/IO。（5）DEN#(DataEnable)

数据允许信号，输出，三态，低电平有效。用于数据总线收发器的控制信号。（6）

DT/R#(DataTransmit/Receive)

数据收发器数据传送方向控制信号，输出，三态。在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#＝1时，进行数据发送；DT/R#＝0时，进行数据接收。（7）HOLD(HoldRequest)

总线请求信号。由外部输入，高电平有效。由其他主控设备向CPU请求使用总线。（8）HLDA(HoldAcknowledge)

总线请求响应信号。向外部输出，高电平有效。由CPU输出高电平，通知其他主控设备可以占用总线,同时CPU释放总线控制权。

（1）S2#、S1#、S0#（BusCycleStatus，最小模式为M/IO#、DT/R#、DEN#）

总线周期状态信号，输出端。这三个信号的组合表示当前总线周期的操作类型。在最大模式下，由这三个信号输入给总线控制器8288，用来产生存储器、I/O口的读写等相关控制信号。如下表：

最大模式下的引脚说明S2#S1#S0#CPU状态8288命令000中断响应INTA#001读I/O端口IORC#010写I/O端口IOWC#AIOWC#011暂停无100取指令MRDC#101读存储器MRDC#110写存储器MWTC#AMWC#111无作用无（2）LOCK#

总线封锁信号，三态输出，低电平有效。LOCK有效时表示CPU不允许其它总线主控者占用总线。这个信号由软件设置。当在指令前加上LOCK前缀时，则在执行这条指令期间LOCK保持有效，即在此指令执行期间，CPU封锁其它主控者使用总线。（3）RQ#/GT0#，RQ#/GT1#(Request／Grant)

总线请求／总线请求响应信号。双向，低电平有效。当该信号为输入时表示其它主控者向CPU请求使用总线；当为输出时表示CPU对总线请求的响应信号。两条线可同时与两个主控者相连，同时,RQ#/GT0#的优先级高于RQ#/GT1#。（4）QS1、QS0(InstructionQueueStatus)：

指令队列状态信号，输出。QS1,QS0组合起来表示前一个时钟周期中指令队列的状态，以便从外部对芯片的测试。QS1QS0编码含义00无操作01从队列中取第一个字节10队列已空11从队列中取后续字节

8086CPU可工作在最小模式和最大模式两种配置。最小模式是单机系统。系统中所需要的控制信号全部由8086CPU本身直接提供。最大模式可构成多处理机系统，系统中所需要的控制信号由总线控制器8288提供。

CPU工作模式的选择是由硬件决定的，当CPU的管脚MN／MX#接高电平(十5V)时，构成最小模式；当MN／MX#接低电平(地)时，构成最大模式。

3、8086在最小模式下的系统配置在8086/8088的最小工作模式中，硬件连接上有如下几个特点：（1）MN/MX#引脚接+5V，决定了8086/8088工作在最小模式，且只有一个8086/8088微处理器。（2）有一片8284A，作为时钟发生器。（3）有三片8282或74LS373，用来作为地址锁存器。（4）所有总线控制信号都直接由8086/8088产生。（5）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。

最小模式系统

8282锁存器与8086的连接8286收发器与8088的连接与最小模式系统相比较，主要区别是:

增设了一个总线控制器8288和一个总线仲裁器8289。

8086CPU输出的状态信号S2～S0同时送给8288和8289，由8288输出8086CPU系统所需要的控制信号，而8289总线仲裁器对系统中多个处理器提出共享总线资源的要求作出裁决。因此，8086的最大模式系统由于8288和8289的存在，可以构成一个多处理器系统。4、8086在最大模式下的系统配置

最大模式系统

8288总线控制器的连接2.58086微处理器的操作时序时序的基本概念

8086CPU的主要操作系统的复位和启动总线的读写操作中断操作总线保持、总线请求与响应一、时序的基本概念

时钟周期（也称状态）：系统时钟提供的一个高低电平构成的周期，是执行操作的最小单位。总线周期：读写存储器或I/O口数据的时间。CPU为了读取指令或传送数据，需要通过总线接口部件BIU与存储器或I/O接口进行信息交互，执行对总线的操作。进行一次数据传送的总线操作定义为一个总线周期。指令周期：一条指令从取出到执行结束所经历的时间。

一个总线周期至少包含4个状态；一个指令周期包含若干个总线周期。1、系统复位与启动通过RESET引脚上的触发信号来执行。二、8086CPU的主要操作寄存器状态寄存器状态标志寄存器清0SS寄存器0000H指令指针IP0000HES寄存器0000HCS寄存器FFFFH指令队列空DS寄存器0000H其它寄存器0000H复位后，第一条指令的地址：CS左移四位

物理地址为FFFF0+0000H（IP中）=FFFF0H一般在FFFF0H中，存放一条无条件转移指令JMP

，转移到系统程序实际开始处。系统复位时序

2、总线操作

最小模式下的读总线周期示意图最小模式下的总线写操作最大模式下总线读操作最大模式下总线写操作中断操作最小模式下的总线保持操作最大模式下的总线请求/允许操作补充：

80x86/Pentium系列微处理器介绍

80286微处理器80386微处理器80486微处理器Pentium系列微处理机一、80286微处理器80286就是增强型16位微处理器。80286与8086向上兼容，它主要是为满足多用户和多任务系统的需要而设计的，内部设有存储管理部件和存储保护机构。80286芯片内部只包含CPU和内存管理部件指令部件（IU）、总线部件（BU）、地址部件（AU）和执行部件（EU）它把8086中的总线接口部件分成了总线部件、地址部件和指令部件三部分，这样可增加它们的并行操作程度，有效地加快系统的处理速度68脚。独立的24条地址线,16条数据线。80286具有很大的存储空间，能支持虚拟存储体系，能以实地址和保护虚地址两种不同的方式运行。最大的虚拟存储空间达1GB.寄存器组二、80386微处理器与8086/80286兼容,地址线32位,数据线32位。灵活的32位微处理器

支持8位,16位,32位数据类型；较大的存储空间：4GB物理空间，64TB虚拟空间存储器采用分段结构,一个段可达4GB集成的存储管理部件：支持虚拟存储器、可选择的片内分页机构，与80286完全兼容片外连接高速缓冲存储器指令流水线结构时钟12MHZ/16MHZ三、80486微处理器80486微处理机是在80386微处理机的基础上改进并发展起来的32位机。只对80386的底层作了改进。把80386和浮点运算协处理器80387及8KB超高速缓存集成在一个芯片上。168条引线，内部寄存器和数据总线宽度都是32位，地址总线也是32位。外部数据总线宽度为64位。使得可寻址的内存空间达到4GB，虚拟内存空间达到64TB。存储器管理部件MMU片内集成8KB数据和指令Cache，提高微处理器对存储器进行访问的效率首次采用RISC（ReducedInstructionSetComputer/精减指令集计算机）技术（即一个时钟周期执行一条指令）、多总线连接技术等，使微处理机的性能大大提高。首次将80387FPU集成在同一芯片上Pentium微处理机内部采用超标量双流水线结构，每条流水线包含5个步级。（u流水线和v流水线)浮点部件拥有专用的加法和乘/除法单元使得复杂而精确的运算速度大大提高在指令预处理中增加了分支预测技术，使分支指令不停顿流水线的执行Pentium内部采用2个彼此独立的8KB代码高速缓存和8KB数据高速缓存Pentium内部数据总线为32位，CPU和内存进行数据交换的外部数据总线为64位

对存储器的管理也采用分段和分页四、Pentium系列微处理机第二章练习：8086CPU的指令队列的作用是什么？地址加法器的作用是什么？什么是总线周期？8086CPU的基本总线周期由几个时钟周期组成？若CPU的主频是10MHZ，则一个总线周期是多少？在CPU的读写总线周期中，数据在哪个状态出现在数据总线上？8086/8088CPU在读写总线周期中，是在哪个时刻采样READY信号，以便决定是否插入TW等待周期？ALE引脚的功能是什么？何时有效？有效电平是什么？说明（0104H）=9A00H和（0104H）=00H,哪个指的是字单元？哪个是指字节单元？它们在内存中如何存放？（设数据段基址DS=5000H）设DS=2100H,BX=9876H,ES=2300H,DI=7876H.计算存储单元的段基址和偏移地址为DS:BX,ES:DI时，其物理地址是多少？设AX=5678H,BX=9876H。分析两个寄存器的内容相加后，对FR中标志位的影响？第二章习题2.18086是多少位的微处理器?8086有多少条数据线和地址线?2.28086微处理器从编程结构来说