5第五章知识资料时序数字电路

第五章时序逻辑电路5-1导论5-3同步时序数字电路的设计

5-2时序电路分析

5-4常用时序逻辑器件

组合逻辑电路某一时刻的输出只取决于此时刻的输入。记忆元件(触发器)是时序逻辑电路的基本元件。时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。时序逻辑电路与组合逻辑电路的区别5-1导论【例】输出方程：Y=XQn驱动（激励）方程：D=XQn+XQn=X

Qn状态（特征）方程：Qn+1=D=XQn+XQn=X

Qn>1XCPYDQQ&&&15-2时序电路分析根据电路图列出电路输出函数，触发器激励函数(控制函数、驱动方程)根据电路输入和触发器激励函数求状态方程画状态表、状态图，时序图分析电路外特性和功能1、同步电路分析分析下面电路的逻辑功能输出方程：驱动方程：D=XQn状态表01111100000011101110Qn+1ZQn

XDZ=X•Qn状态方程：Qn+1=D=XQn状态转换图X/Z功能：X=0,保持

X=1,计数010/11/10/11/0【例1】

QDCPZX..=1&CP【例2】分析下面电路的逻辑功能D2＝Q1nD1＝Q0nD0＝Q2n000001110111011100假设初始状态:“000”Q2Q1Q0010101有效循环无效循环

QCPD

QCPD

QCPDCPQ2Q1Q0QQQ....状态表Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001011011111111110110100100000Q2Q1Q0000001011111110100时序图000001011111110100000CPQ0Q1Q2电路功能：不能自启动的六进制计数器【例3】分析下面电路的逻辑功能D2=Q1nD1=Q0nD0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n

QDQ

QD

QDCPQ2Q1Q0QQ.....&&CPCPCPCPCP状态图000001101110111010011100Q2Q1Q0整理后的状态图能自启动的六进制计数器000001110111101011010100D2=Q1nD1=Q0nD0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n【例4】分析下面电路的逻辑功能Y=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2nQ2n+1=D2=A

Q1n

Q2nQ1n+1=D1=Q1nD1Q1Q1CPD2Q2Q2CP=1=1ACPY.....&1&&状态表10/000/11101/011/01000/010/00111/101/00010AQ2nQ1n010/0100/0110/0000/11/11/01/01/0逻辑功能：可逆四进制计数器Q2n+1Q1n+1/YY=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2nQ2n+1=D2=A

Q1n

Q2nQ1n+1=D1=Q1n状态图Q2nQ1nA/Y2、异步时序电路的分析【例1】分析下面异步时序电路的逻辑功能。时钟方程:

CP0=CP2=CPCP1=Q0

J0K0Q0Q0J0K0Q0J1K1Q1Q1J2K2Q2Q2..CP驱动方程：J0=Q2nJ1=Q0nJ2=Q1nQ0nK0=1K1=1K2=1状态方程：

Q1n+1=Q1nQ0nQ2n+1=Q2nQn1Q0n

Q0n+1=Q2nQ0n（CP

）

（CP

）

（Q0

）状态转换表Qn2Qn1Qn0Q2n+1

Q1n+1Q0n+1000100010100010110011001100000101010110111010000状态转换图000001010011100101110111

Q1n+1=Q1nQ0nQ2n+1=Q2nQn1Q0n

Q0n+1=Q2nQ0n（CP

）

（CP

）

（Q0

）电路为异步五进制加法计数器5-3同步时序数字电路的设计设计步骤：根据设计要求建立状态转换图或原始状态图。进行状态化简。画电路图。进行状态分配。写出驱动方程和输出方程。若是计数器，检查电路能否自启动。同步计数器的设计对CP脉冲计数，一个脉冲变化一次状态计数器的种类：同步计数器，异步计数器加法计数器、减法计数器可逆计数器等二进制计数器(模为2n),十进制计数器,任意进制计数器等计数器是应用最多的一类标准器件【例1】设计一个同步六进制计数器。1、状态图S0S1S2S3S4S52、状态分配(状态编码)000001010011100101加法计数器自然态序编码101100011010001000减法计数器111100000110001010注意：状态分配方式不同，所设计的电路结构也不同。Q2Q1Q0状态表：CPQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1100000120010103010011401110051001016101000求驱动方程Q2nQ1nQ0n0001111001选用D触发器11

Q2n+1=Q1nQ0n+Q2nQ0n

11Q2nQ1nQ0n0001111001=D2Q1n+1=Q1nQ0n+Q2nQ1nQ0n=D1

111Q2nQ1nQ0n0001111001Q0n+1=Q0n=D0电路图Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1=D0=Q0n+1=Q0nQ2n+1=Q1nQ0n+Q2nQ0nD2=D2CPQ2Q2RDRDCPD1CPQ1Q1RDD0CPQ0Q0RD.......&1>1.&1>1检查能否自启动Q2Q1Q0110111100000001010011100101110111可以自启动Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1=D0=Q0n+1=Q0nQ2n+1=Q1nQ0n+Q2nQ0nD2=选用J—K触发器方法一：由激励表求驱动方程Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1J0K00000010010100100110111001001011010000

0

1

0

1

10

01

1

1

1

00

1

10

1

1Q2nQ1nQ0n0001111001J2=Q1nQ0n

1

Q2nQ1nQ0n0001111001K2=Q0n同理J1=Q2nQ0nK1=Q0nJ0=K0=1方法二：直接从次态求驱动方程Q2nQ1nQ0n000111100111

Q2n+1=Q2nQ1nQ0n+Q2nQ0nJ2=Q1nQ0nK2=Q0n

11Q2nQ1nQ0n0001111001Q1n+1=Q1nQ0n+Q2nQ1nQ0nJ1=Q2nQ0nK1=Q0n

111Q2nQ1nQ0n0001111001Q0n+1=Q0nJ0=K1=1检查能否自启动000001010011100101111110其结果与方法一相同【例2】X为控制端，求一个五状态加1、加2计数器。分析：X=0时，计数顺序：0

1

2

3

4

0

……X=1时，计数顺序：0

2

4

1

3

0

……12304状态图00000111111004433221XQn0101234状态表12304状态图0000011111XQn01000001010001010011010011100011100000100000001Qn+1Qn+1XQ0n+110010XXX01001XXXQ1nQ2nQ0n0001111000011110【例1】

设计一个二进制序列检查器，要求当输入连续出现三个“1”或三个以上“1”时，电路输出为“1”，否则输出为“0”。S0——初态或序列失败后的状态S1——X出现一个“1”后的状态S2——X连续出现两个“1”后的状态0/0S0S11/00/0S21/00/01/1【例2】设计一个串行数据检测器。其输入是与时钟同步的串行数据X，其输出是Z。仅当输入出现11100序列时，输出才为1，否则输出为0。设定状态S0——初态或序列失败后的状态S1——X出现一个“1”后的状态S2——X连续出现两个“1”后的状态S3——X连续出现三个“1”后的状态S4——X出现三个“1110”后的状态S5——X出现三个“11100”，序列成功后的状态检测过程中只需记忆6个状态。状态图X/Z0/0S0S11/00/0S21/00/0S31/01/0S40/0S50/11/00/01/0状态化简S0与S5可以合并为一个状态0/0S0S11/00/0S21/00/0S31/01/01/0S40/01/00/1状态化简：状态化简目的：减少触发器的数量化简的原理：状态等效,就可以化简状态等价的条件：两状态输入相同时，它的次态相等，且输出也相等；0/0S0S11/00/0S21/00/0S31/01/01/0S40/01/00/1状态Q2Q1Q0S0000S1001S2010S3011S4100状态分配自然态序编码0/00000011/00/00101/00/00111/01/01/01000/01/00/1求控制函数(驱动方程)和输出函数Q2nQ1nQ0nXQ2n+1Q1n+1Q0n+1Z00000000000100100010000000110100010000000101011001101000011101101000000110010010选用JK触发器J2K2J1K1J0K00

0

0

0

0

1

0

0

10

1

1010

001

11

100

010

0

10

1

控制函数和输出函数卡诺图0011011000110110Q2nXQ1nQ0n1

J2=Q1nQ0nX0011011000110110Q2nXQ1nQ0n11

K2=1同理：J1=Q0nXK1=XJ0=XK0=Q1nXZ=Q2nX方法二Q2nQ1nQ0nXQ2n+1Q1n+1Q0n+1Z000000000001001000100000001101000100000001010110011010000111011010000001100100100011011000110110Q2nXQ1nQ0n1

11Q1n+1卡诺图Q1n+1=Q1nX+Q1nQ0nXJ1=Q0nXK1=X同理可求出：J2、K2、J0、K0及Z，结果与方法一相同。电路图：J2=Q1nQ0nXK2=1J1=Q0nXK1=XJ0=XK0=Q1nXZ=Q2nXJ0K0Q0Q0J1K1Q1Q1J2K2Q2Q2XCPZRD..........&&&&11115-4常用时序逻辑器件一、寄存器在计算机中用于存储指令、数据、运算结果寄存器的数量多少，是计算机结构的重要区别外存、内存、缓存、寄存四类中，寄存器速度最快，但容量最小寄存器的操作：读/写/清零寄存器的分类数码寄存器基本寄存器移位寄存器多位D型触发器锁存器寄存器阵列单向移位寄存器双向移位寄存器1、4D触发器构成的寄存器D3D2D1D0Q3Q2Q1Q0RDCK0

00001

CK和RD加驱动器的目的是减少对外的负载_QRDD_QRDD_QRDD_QRDDCK_RDD3D2D1D0Q3Q2Q1Q0......1111CPCPCPCP2、具有锁定(Hold)功能的4D寄存器功能表：异步置零0

010D功能Qn+1RDECKDD寄存11

Qn锁定CKD3D2D1D0Q3Q2Q1Q0DCPRDRDE.................>1&>1&>1&>1&111111DCPRDDCPRDDCPRD二、移位寄存器移位寄存器除了具有寄存器的功能外，还可使数码在CP信号的控制下在寄存器内部左右移动。根据移位情况的不同，分为单向移位寄存器和双向移位寄存器。移位寄存器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。注意1、由触发器构成的移位寄存器DQDQDQDQCPQAQBQCQDRD..........CPQAQBQCQD00000111000121100030110141011串行输入串行输出并行输出四位串行输入、串/并行输出右移移位寄存器时序图CPSRQAQBQCQDDQDQDQDQCPQAQBQCQDRD..........1101四位串行输入、串/并行输出左移寄存器JQJQJQJQCPQDQCQBQARD..........KKKK.SL串行输入串行输出并行输出1四位串行输入、串/并行输出双向移位寄存器DA=SR+QB

DB=QA+QC

DC=QB+QD

DD=QC+SL

S0S0S0S0S0S0S0S0DAQADBQBDCQCDDQDS0CPSRSLRD....................>1&1>1&1>1&1>1&112、集成化的移位寄存器四位双向移位寄存器74

194功能表RDDR

DA

DB

DCDDDL

地

+VCC

QAQBQCQDCP

S1S01234567874

19416151413121110912345678置“0”保持右移左移并行输入0

0011001111功能RDS0S1CK74

194应用举例环形计数器QAQBQCQD1000010000100001110001100011100111011110011110110101101000001111STARTCPQAQBQCQDDRDLS0S1DADBDCDD10001174

194环扭形计数器0011000101111111100000001100111000101001010110111010010011010110CPQAQBQCQDDRDLS0S1DADBDCDD10清零74

1941三、计数器1、同步二进制计数器NQ3

Q2Q1Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111J0＝K0＝1J-K触发器实现4位二进制计数器J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0画逻辑图(略）快速进位法D触发器实现4位二进制计数器NQ3

Q2Q1Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111利用状态表，卡诺图化简求表达式Q3n+1Q2n+1Q1n+1Q0n+1

(=D3D2D1D0)1011110010101001111100001110110101111000011001010011010000100001Q10001111000011110Q0Q3Q21111101101000000Q1Q0Q3Q20001111000011110Q3n+1

(D3)D3=Q3nQ2n+Q3nQ1n+Q3nQ0n+Q3nQ2nQ1nQ0n=Q3nQ2nQ1nQ0n+Q3nQ2nQ1nQ0n=Q3n

(Q2nQ1nQ0n)同理：D2=Q2n

(Q1nQ0n)D1=Q0n

Q1nD0=Q0n电路图?D3=Q3n

(Q2nQ1nQ0n)D2=Q2n

(Q1nQ0n)D1=Q0n

Q1nD0=Q0nQQDCPCKQ0Q1Q2Q3QQDCPQQDCPQQDCP=1.........=1=1&1>1>1电路图?D1是与Q1进行异或，少非门；D2、D3存在同样问题。计数器波形图Q0Q1Q2Q3从波形上分析，若CP脉冲的频率为f0，则Q3Q2Q1Q0的输出分别为f0的1/2,1/4,1/8和1/16,这就是计数器的分频功能，也叫“分频器”。Q0是二分频，Q1是四分频等。同步二进制集成化计数器74

161用边沿J—K触发器构成的同步二进制集成化计数器74

161触发器保持，RC=0异步置“0”保持并行输入数据计数功能74

161功能表

ETEPCPLDRd用负边沿D触发器构成的同步二进制集成化计数器74

163触发器保持，RC=0同步置“0”保持并行输入数据计数功能74

163功能表⇡ETEPCPLDRd逻辑符号74

161波形图集成芯片管脚图12345678RDCP

ABCDP地

+VCC

RC

QAQBQCQDT

L

74

161(74

163)16151413121110912345678进位端预置端使能端使能端当QDQCQBQA=1111时，RC=1

2、同步十进制计数器

x

x00001001xxxx01111000011001010011010000100001Q30001111000011110Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1

十进制计数器的原始状态表J-K触发器激励表00011011KQn

Qn+1

J0

1

1

0xxxxx1x0xxxxxxxx0x1x0x0x0x0x0x0x0001111000011110J3K3Q1Q3Q2Q00120333+==QQQQQKJnnnnn00031101221======KJQQKJQQKJnnnn原则：逻辑结构清晰，尽量用公用部分。同理：同步十进制集成化计数器74

160用负边沿D触发器构成的同步十进制集成化计数器74

162用边沿J—K触发器构成的同步十进制集成化计数器74

160触发器保持，RC=0同步置“0”保持并行输入数据计数功能74

162功能表⇡ETEPCPLDRd触发器保持，RC=0异步置“0”保持并行输入数据计数功能74

160功能表

ETEPCPLDRd3、可逆同步计数器1)单时钟可逆计数器(74

191)时序图逻辑符号2)双时钟可逆计数器功能及逻辑符号4、集成化的异步计数器74290

二—五分频十进制异步计数器7492

二—六分频十二进制异步计数器7493

二—八分频十六进制异步计数器74290二—五分频十进制异步计数器R9(1)R9(2)R0(1)R0(2)CK1CK274290功能表异步清零，不需要时钟。没有保持功能，不能同步扩展。4123567891011121314GNDVcc74

2909(1)NC9(2)NC0(1)0(2)21QDQAQBQCCKCKRRRR四、用集成计数器实现任意进制计数器【例】分别用同步二进制计数器(74

161)、同步二进制计数器(74

163)构成七进制计数器。“1”..QAQBQCQDTPLRD74

161...异步清零有毛刺(尖峰信号)即：存在0111过渡状态。“1”..同步清零无尖峰信号方法一：用复位端反馈置“0”&&1.所求进制小于芯片本身的进制QAQBQCQDTPL74

163..RD方法二：用并行输入端反馈置“0”“1”.QAQBQCQDTPLRDABCDCK...方法三：用进位输出RC端置最小数“1”.QAQBQCQDTPLRDABCDCKRC“1”..用74

160、74

162设计七进制计数器方法与上面方法相同。..&174290功能特点异步清零，不需要时钟。没有保持功能，不能同步扩展。74290的应用1、当输出QA与输入CK2相连，计数脉冲从CK1输入时，电路作8421计数。CPQDQCQBQA000001000120010910011000008421码CK1CK2QAQBQCQD74290R0(1)R9(1)CP..74290的应用2、当输出QD与输入CK1相连，计数脉冲从CK2输入时，电路作5421计数。CK1CK2QAQBQCQD74290R0(1)R9(1)CP..CPQAQDQCQB0000010001200105421码30011401005100061001710108101191100100000【例1】用74290构成六进制计数器。CK1CK2QAQBQCQD74290R0(1)R0(2)R9(1)R9(2)CP....CK1CK2QAQBQCQD74290R0(1)R0(2)R9(1)R9(2)CP....CP1234567QDQCQBQA毛刺.1&下面的电路有问题？R0(1)清零早？【例1】用74

161、74

163构成100进制计数器同步设计“1”.QAQBQCQDTPLABCDCK...RC..100=616+4....QAQBQCQDTPLABCDCK...方法一：.&2.所求进制大于芯片本身的进制整体置数N=16

16